<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> fpga-to-asic

          基于DVD-ROM應用的內(nèi)容加擾系統(tǒng)的VLSI設(shè)計

          •   摘 要:本文介紹了一種基于DVD-ROM應用的內(nèi)容干擾系統(tǒng)(CSS)的設(shè)計和實現(xiàn)。該系統(tǒng)可有效防止對DVD盤片的非法拷貝。文中通過對其工作原理和實際應用的分析,給出其最終實現(xiàn)方案,并用Verilog HDL完整整個系統(tǒng)的設(shè)計。功能仿真和FPGA驗證表明,設(shè)計成功。   關(guān)鍵詞:內(nèi)容加擾系統(tǒng);DVD;Verilog HDL;FPGA驗證   引 言   DVD-ROM的視頻和音頻數(shù)據(jù)是經(jīng)過加密編碼的,加擾的源是標題密鑰(Tittle Key),同時標題密鑰被光盤密鑰(光盤密鑰)加密,主機在播放影碟
          • 關(guān)鍵字: FPGA DVD CSS VLSI   

          使用FPGA測試的一些有效方法

          • 引言   隨著芯片設(shè)計技術(shù)越來越成熟,越來越多的產(chǎn)品選擇使用SoC(System on Chip)的技術(shù)實現(xiàn)。然而,每一次流片不一定都能達到預期的效果。根據(jù)Synopsys公司統(tǒng)計,有超過60%的公司需要重新流片(respin)。在這個過程中浪費了大量的金錢,一次修正平均的花費就超過100萬美元。如果一旦錯過了商品推出的最佳時機,那么錯過市場機會的代價則以數(shù)千萬美元計,甚至更高。據(jù)統(tǒng)計,在需要respin的芯片中有43%是在前端的設(shè)計和實現(xiàn)的時候產(chǎn)生的邏輯功能錯誤。如何避免或減小如此高的風險是每一
          • 關(guān)鍵字: FPGA  

          基于FPGA系統(tǒng)易測試性的研究

          • 引 言 現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求,而FPGA技術(shù)在電子系統(tǒng)中應用已經(jīng)非常廣泛,因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設(shè)計調(diào)試和檢驗變成設(shè)計中最困難的一個流程。另一方面,當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線,除了提供高速并行總線接口外,正迅速向高速串行接口的方向發(fā)展,F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps,高速I/O的測試和驗證更成為傳統(tǒng)專注于FPG
          • 關(guān)鍵字: FPGA  

          基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計與實現(xiàn)

          • 引言   傳統(tǒng)的邏輯分析儀體積龐大、價格昂貴、通道數(shù)目有限,并且在數(shù)據(jù)采集、傳輸、存儲、顯示等方面存在諸多限制,在很大程度上影響了其在實際中的應用。選用高性能的FPGA芯片進行數(shù)據(jù)處理,充分利用PC的強大處理功能,配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀,其數(shù)據(jù)處理和傳輸速率大大提高,適用性極大增強,其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢和發(fā)展前景。   工作原理   本設(shè)計選用Altera公司的Cyclone系列FPGA器件EP1C3進行數(shù)據(jù)采集和處理,外接SRAM
          • 關(guān)鍵字: FPGA  

          采用FPGA實現(xiàn)廣播視頻基礎(chǔ)系統(tǒng)設(shè)計

          • HDTV視頻內(nèi)容創(chuàng)作的繁榮以及在帶寬受限的廣播信道環(huán)境中傳送這些視頻內(nèi)容的方法,不斷催生新的視頻壓縮標準和相關(guān)視頻圖像處理設(shè)備。
          • 關(guān)鍵字: 基礎(chǔ)  系統(tǒng)  設(shè)計  視頻  廣播  FPGA  實現(xiàn)  采用  

          基于FPGA的步進電機控制器設(shè)計

          •   步進電機是一種將電脈沖信號轉(zhuǎn)換成相應的角位移的特殊電機,每改變一次通電狀態(tài),步進電機的轉(zhuǎn)子就轉(zhuǎn)動一步。目前大多數(shù)步進電機控制器需要主控制器發(fā)送時鐘信號,并且要至少一個I/O口來輔助控制和監(jiān)控步進電機的運行情況。在單片機或DSP的應用系統(tǒng)中,經(jīng)常配合CPLD或者FPGA來實現(xiàn)特定的功能。本文介紹通過FPGA實現(xiàn)的步進電機控制器。該控制器可以作為單片機或DSP的一個直接數(shù)字控制的外設(shè),只需向控制器的控制寄存器和分頻寄存器寫入數(shù)據(jù),即町實現(xiàn)對步進電機的控制。   1 步進電機的控制原理   步進電機是數(shù)
          • 關(guān)鍵字: FPGA  

          一種CAN息線光纖傳輸接口設(shè)計

          •   摘要 在分析CAN總線雙絞線和光纖傳輸特點的基礎(chǔ)上,提出一種基于光纖收發(fā)一體模塊及CAN總線控制器SJAl000的光纖傳輸接口設(shè)計方案;詳細介紹光纖收發(fā)器的選取及傳輸接口的實現(xiàn);根據(jù)光纖收發(fā)一體模塊對信號源時鐘提取的要求以及CAN總線的非破壞性總線仲裁的特點,設(shè)計了一種CAN總線信號編解碼方法,井用FPGA加以實現(xiàn);通過實際的通信實驗驗證了設(shè)計方案的正確性,并根據(jù)實驗數(shù)據(jù)對CAN總線在兩種介質(zhì)下的傳輸性能作了比較。   關(guān)鍵詞 CAN總線 光纖 傳輸接口 FPGA   引 言   作為一種成熟的
          • 關(guān)鍵字: CAN總線 光纖 傳輸接口 FPGA  

          FPGA如何同DDR3存儲器進行接口?

          •   大家好,我叫Paul Evans,是Stratix III產(chǎn)品營銷經(jīng)理。到目前為止,我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲器工作,今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數(shù)據(jù)交錯,如屏幕上所示。   為了更好地進行演示,我們將使用這里所示的Stratix III DDR3存儲器電路板。它上面有幾個高速雙倍數(shù)據(jù)速率存儲器,例如DDR2 UDIMM插槽、RLD RAM、QDR,當然,還有DDR3 UDIMM插槽。因此,我們所要做的就是通過Quartus軟件來下載一個簡單設(shè)計,F(xiàn)PGA
          • 關(guān)鍵字: FPGA DDR3 存儲器  

          利用FPGA進行高速可變周期脈沖發(fā)生器設(shè)計

          •   1 概括   要求改變脈沖周期和輸出脈沖個數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運用。采用數(shù)字器件設(shè)計周期和輸出個數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點,本文采用atelra公司的可編程芯片F(xiàn)PGA設(shè)計了一款周期和輸出個數(shù)可變的脈沖發(fā)生器。經(jīng)過板級調(diào)試獲得良好的運行效果。   2 總體設(shè)計思路   脈沖的周期由高電平持續(xù)時間與低電平持續(xù)時間共同構(gòu)成,為了改變周期,采用兩個計數(shù)器來分別控制高電平持續(xù)時間和低電平持續(xù)時間。計數(shù)器采用可并行加載初始值的n位減法計數(shù)器。設(shè)定:當
          • 關(guān)鍵字: FPGA  

          增值服務:FPGA分銷關(guān)鍵詞

          •   FPGA是現(xiàn)場可編程門陣列產(chǎn)品的簡稱。消費電子等領(lǐng)域的迅猛發(fā)展,引起了FPGA廠商的重視,他們紛紛應對發(fā)展推出了新的產(chǎn)品以滿足市場需要。Xilinx及時推出適應新技術(shù)需要的Spartan-3A系列,Altera公司推出低功耗的CycloneIII系列產(chǎn)品,ACTEL公司推出了IGLOO系列。FPGA市場展開新一輪的競爭,各大FPGA廠商的分銷商都在配合原廠大力推廣新的產(chǎn)品。   FPGA分銷對技術(shù)支持要求高   FPGA產(chǎn)品的技術(shù)專業(yè)性較強,它的分銷與ASIC(專用集成電路)、ASSP(特定應用的
          • 關(guān)鍵字: FPGA  

          紅外動目標識別跟蹤系統(tǒng)的DSP+FPGA實現(xiàn)

          •   與通用集成電路相比,ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個方面的優(yōu)勢,而且在大批量應用時,可降低成本?,F(xiàn)場可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來的,它克服了專用ASIC不夠靈活的缺點。與其他中小規(guī)模集成電路相比,其優(yōu)點主要在于它有很強的靈活性,即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置,對電路的修改和維護很方便。DSP+FPGA結(jié)構(gòu)最大的特點是結(jié)構(gòu)靈活,有較強的通用性,適于模塊化設(shè)計,從而能夠提高算法效率;同時其開發(fā)周期較短,系統(tǒng)易于維護和擴展,適合于實時數(shù)字信號處理。本
          • 關(guān)鍵字: ASIC  

          基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計與實現(xiàn)

          •   引言   本文從實際應用的角度出發(fā),采用FPGA作為主控芯片,設(shè)計了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備,該設(shè)備針對于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作,完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換,使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示,并且還具有圖像靜止功能,在系統(tǒng)空
          • 關(guān)鍵字: FPGA 數(shù)字視頻 接口 傳感器   

          基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計與實現(xiàn)

          •   引言   本文從實際應用的角度出發(fā),采用FPGA作為主控芯片,設(shè)計了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備,該設(shè)備針對于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作,完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換,使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示,并且還具有圖像靜止功能,在系統(tǒng)空
          • 關(guān)鍵字: FPGA  

          利用SmartCompile和賽靈思的設(shè)計工具進行設(shè)計保存

          •   在FPGA環(huán)境下,設(shè)計保存實施比較復雜,需要保存的事項包括:一項設(shè)計的HDL描述、一個模塊的綜合網(wǎng)表、約束文件內(nèi)的布局信息,以及在局部比特文件中的配置數(shù)據(jù)。賽靈思集成軟件環(huán)境(ISE) 9.1i 軟件以新的SmartCompile 技術(shù)為特色,其中包含兩種新的方法:SmartGuide和Partitions,這兩種方法可以保存像布局或布線這樣的設(shè)計執(zhí)行數(shù)據(jù),并且可以減少解決問題所花費的時間。   SmartGuide采用命名和拓樸匹配技術(shù)來識別一個FPGA設(shè)計中相對于以前的實現(xiàn)還沒有發(fā)生改變的各個部
          • 關(guān)鍵字: FPGA  

          基于PM3388和FPGA的網(wǎng)絡(luò)接口設(shè)計

          •   本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計的功能需求和性能需求,按照數(shù)據(jù)處理流程劃分功能模塊,以PM3388作為鏈路層處理芯片和兩片高性能FPGA作為鏈路層處理芯片完成了系統(tǒng)設(shè)計,并給出了具體實現(xiàn)方案。對兩片F(xiàn)PGA控制功能的實現(xiàn)做了重點闡述,對實現(xiàn)難點做了深入的分析。   1 前言   隨著網(wǎng)絡(luò)規(guī)模的持續(xù)膨脹和新型網(wǎng)絡(luò)應用需求的不斷增長,目前基于IPv4技術(shù)的因特網(wǎng)在可擴展性、IP地址空間、安全、服務質(zhì)量控制、移動性、運營管理和盈利模式等諸多方面面臨著挑戰(zhàn),尤其是地址空間匱乏、可擴展性差等缺陷嚴重制
          • 關(guān)鍵字: FPGA  
          共6780條 406/452 |‹ « 404 405 406 407 408 409 410 411 412 413 » ›|

          fpga-to-asic介紹

          您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
          歡迎您創(chuàng)建該詞條,闡述對fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

          熱門主題

          FPGA-to-ASIC    樹莓派    linux   
          關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();