<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應(yīng)用和發(fā)展結(jié)合超寬帶測距和雷達功能以實現(xiàn)高級IoT應(yīng)用來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga

fpga 文章進入fpga技術(shù)社區(qū)

新興的可編程自動控制器PAC特征與應(yīng)用

前言當(dāng)今,在設(shè)計與建立控制系統(tǒng)時，工程師們總是希望能使用比較少的設(shè)備來實現(xiàn)更多的功能。尤...
關(guān)鍵字： PAC FPGA PLC 工業(yè)

基于FPGA的K9F4G08 Flash控制器設(shè)計

摘要：設(shè)計了一種能使FPGA的主狀態(tài)機直接管理Flash的控制器，該控制器具有自己的指令集和中斷管理方式。...
關(guān)鍵字： FPGA Flash K9F4G08

基于FPGA實現(xiàn)的高速串行交換模塊實現(xiàn)方法研究

采用Xilinx公司的Virtex-5系列FPGA設(shè)計了一個用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊，并解決了該模塊實現(xiàn)中的關(guān)鍵問題。該交換模塊實現(xiàn)4X模式RapidIO協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換，以及自定義光纖協(xié)議與4X模式PCI Express協(xié)議之間的數(shù)據(jù)交換，實現(xiàn)了單字讀寫以及DMA操作，并提供高速穩(wěn)定的傳輸帶寬。
關(guān)鍵字： FPGA 高速串行模塊實現(xiàn)方法

ModelSim+Synplify+Quartus的Altera FPGA的仿真實現(xiàn)

ModelSim+Synplify+Quartus的Altera FPGA的仿真實現(xiàn),工作內(nèi)容:
1、設(shè)計一個多路選擇器，利用ModelSimSE做功能仿真；
2、利用Synplify Pro進行綜合，生成xxx.vqm文件；
3、利用Quartus II導(dǎo)入xxx.vqm進行自動布局布線，并生成xxx.vo(Verilog
4、利用ModelSimSE做
關(guān)鍵字：仿真實現(xiàn) FPGA Altera Synplify Quartus ModelSim

搭建Xilinx FPGA開發(fā)環(huán)境的方法

搭建Xilinx FPGA開發(fā)環(huán)境的方法,一、計算機硬件環(huán)境要求：
1、操作系統(tǒng)：
Microsoft Windows XP Home Edition SP2
2、基本配置：
A、處理器：Intel CPU T2050 1.6GHz
B、內(nèi)存：512MB
C、硬盤：60GB(其中軟件安裝的空問需要3GB)補充
關(guān)鍵字：環(huán)境方法開發(fā) FPGA Xilinx 搭建

對FPGA進行系統(tǒng)設(shè)計的Xilinx軟件使用方法

對FPGA進行系統(tǒng)設(shè)計的Xilinx軟件使用方法,Solution:在對FPGA設(shè)計進行最初步的系統(tǒng)規(guī)劃的時候，需要進行模塊劃分，模塊接口定義等工作。通常，我們只能在紙上進行設(shè)計。雖然在紙上我們可以很隨意地書寫，而用紙畫的不方便就在于，如果對某一個模塊進行較大改動
關(guān)鍵字：軟件使用方法 Xilinx 設(shè)計進行系統(tǒng) FPGA

基于FPGA過采樣技術(shù)及實現(xiàn)

過采樣技術(shù)應(yīng)用于通用模塊時，低通濾波器的參數(shù)隨著下抽取率不同而發(fā)生改變。本文設(shè)計了適合通用模塊應(yīng)用的可變參數(shù)低通濾波器，并利用FPGA進行實現(xiàn)。模塊測試結(jié)果表明：可變參數(shù)濾波器設(shè)計合理，基于FPGA的過采樣模塊最高分辨率可達25bit/s。
關(guān)鍵字：可變參數(shù)濾波器 FPGA 過采樣插值濾波器 201006

基于FPGA的高速串行交換模塊實現(xiàn)方法研究

摘要：采用Xilinx公司的Virtex-5系列FPGA設(shè)計了一個用于多種高速串行協(xié)議的數(shù)據(jù)交換模塊，并解決了該模...
關(guān)鍵字： FPGA RapidIO PCIe 高速串行交換

基于CPCI體系的高性能監(jiān)測測向處理平臺研究

摘要：提出一種新的高速并行采樣技術(shù)架構(gòu)以及基于可編程芯片技術(shù)和支持靈活配置的并行處理嵌入式硬件...
關(guān)鍵字： CPCI DSP FPGA Cyclone

基于FPGA的電網(wǎng)實時數(shù)據(jù)采集與控制

為了消除FFT頻譜泄漏和柵欄效應(yīng)，提高諧波分析精度，文中給出了用高速A／D采集IPcore來實現(xiàn)電網(wǎng)數(shù)據(jù)實時采集的設(shè)計方法，同時采用數(shù)字鎖相倍頻同步方法進行了誤差修正。其中全數(shù)字鎖相倍頻電路和A／D采集控制電路均采用VHDL語言和可編程邏輯器件設(shè)計實現(xiàn)，并用quartusII軟件進行了仿真。
關(guān)鍵字： FPGA 電網(wǎng)實時數(shù)據(jù)采集

FPGA DCM時鐘管理單元簡介及原理

FPGA DCM時鐘管理單元簡介及原理,DCM概述
DCM內(nèi)部是DLL(Delay Lock Loop(?)結(jié)構(gòu),對時鐘偏移量的調(diào)節(jié)是通過長的延時線形成的。DCM的參數(shù)里有一個PHASESHIFT（相移）,可以從0變到255。所以我們可以假設(shè)內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應(yīng)該有256根延
關(guān)鍵字：簡介原理單元管理 DCM 時鐘 FPGA

FPGA和單片機的串行通信接口設(shè)計

FPGA和單片機的串行通信接口設(shè)計,摘要：本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案。在通信過程中完全遵守RS232協(xié)議，具有較強的通用性和推廣價值。1 前言
現(xiàn)場可編程邏輯器件（F
關(guān)鍵字：接口設(shè)計通信串行單片機 FPGA

FPGA設(shè)計的SPI自動發(fā)送模塊技術(shù)

FPGA設(shè)計的SPI自動發(fā)送模塊技術(shù),一、摘要：
SPI 接口應(yīng)用十分廣泛，在很多情況下，人們會用軟件模擬的方法來產(chǎn)生SPI 時序或是采用帶SPI 功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展，人們往往需要自己設(shè)計簡單的SPI 發(fā)送模塊。本文介紹一種基于
關(guān)鍵字：模塊技術(shù) 發(fā)送自動設(shè)計 SPI FPGA

一種基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計與實現(xiàn)

引言數(shù)字通信網(wǎng)中，為擴大傳輸容量和提高傳輸效率，常運用數(shù)字復(fù)接技術(shù)，將若干低速碼流合并成高速碼流，...
關(guān)鍵字： FPGA 數(shù)字復(fù)用系統(tǒng) 數(shù)字通信

基于FPGA及模擬電路的模擬信號波形的實現(xiàn)

1引言波形發(fā)生器已經(jīng)廣泛的應(yīng)用在通信、控制、測量等各個領(lǐng)域，如鋸齒波、正弦波、方波等波形常用...
關(guān)鍵字： FPGA 模擬電路模擬波形示波器 FLEX10

共6388條 316/426 |‹ « 314 315 316 317 318 319 320 321 322 323 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]

fpga研討會推薦

如何將Xilinx? Spartan?-6器件輕松遷移到Microchip FPGA
基于PolarFire? FPGA平臺并使用VectorBlox?加速器SDK開發(fā)低功耗人工智能/機器學(xué)習(xí)系統(tǒng)解決方案
使用FPGA克服功耗、尺寸和其他設(shè)計局限
二維片上網(wǎng)絡(luò)(2D NoC)給FPGA帶來的技術(shù)革新
遇見ARTY，超值A(chǔ)rtix-7 嵌入式開發(fā)套件
UltraScale+ 產(chǎn)品組合：兼顧功耗與性能的最優(yōu)選擇
軟硬結(jié)合，加速您的機器視覺設(shè)計——使用賽靈思智能視覺開發(fā)套件與希凌科嵌入式Visual Applets
GSPS數(shù)據(jù)轉(zhuǎn)換器與FPGA接口

fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關(guān)電源設(shè)計的方法
基于FPGA的機載顯示系統(tǒng)架構(gòu)設(shè)計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設(shè)計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga相關(guān)帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應(yīng)用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設(shè)計簡介
詳解FPGA六大應(yīng)用領(lǐng)域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設(shè)計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設(shè)計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡(luò)的仿真線設(shè)計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡(luò)數(shù)據(jù)傳輸存儲系統(tǒng)

fpga視頻

新產(chǎn)品！PolarFire? SoC Discovery工具包——探索RISC-V?和FPGA技術(shù)的低成本方案
PolarFire? SoC視頻工具包——產(chǎn)品概述

fpga專欄文章

相關(guān)主題

FPGA　 FPGA/CPLD　 FPGA/協(xié)處理器　 FPGA-to-ASIC　 CPLD/FPGA　 FPGA)　 DSP+FPGA　 FPGA專題　 FPGA專題安全　 FPGA專題汽車　 FPGA專題消費　現(xiàn)場可編程門陣列（FPGA）　 Spartan.FPGA　 FPGA/EPLD　 PLD/FPGA　 Virtex-5FPGA　 FPGA/MCU　 FPGA-SPARTAN　 FPGA：QuartusⅡ　視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO　

熱門主題

FPGA/CPLD開發(fā) 現(xiàn)場可編程門陣列(FPGA) ASIC-to-FPGA 樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();