<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

UWB - 智能物聯(lián)的未來之星，你怎么看他？低功耗Wi-Fi解決方案在智能家居的應用和發(fā)展結合超寬帶測距和雷達功能以實現(xiàn)高級IoT應用來這里瞧瞧NXP技術培訓視頻吧>>

我要投稿 | 手機版

首頁　資訊　商機　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> fpga

fpga 文章進入fpga技術社區(qū)

賽靈思開始發(fā)貨行業(yè)最大且性能最高FPGA

　　賽靈思今天宣布第一批Virtex®-6 LX760系列FPGA已經(jīng)開始發(fā)貨上市。隨著這款擁有即時設計工具支持的行業(yè)最大容量FPGA的上市，那些需要單純大容量邏輯和行業(yè)領先I/O性能的賽靈思客戶，將能夠利用賽靈思ISE® 設計套件11.4版本立即開始進行項目設計開發(fā)。　　Synopsys公司副總裁和Synplicity業(yè)務部門總經(jīng)理Gary Meyers表示：“Virtex-6 LX760 器件所提供的邏輯密度比前一代最大的Virtex-5 器件高出2.5倍以上，因此，隨
關鍵字：賽靈思 Virtexk FPGA

傳40nm制程代工廠良率普遍低于70%

　　據(jù)業(yè)者透露，包括臺積電在內的各家芯片生產(chǎn)公司目前的40nm制程良率均無法突破70%大關。這種局面恐將對下一代顯卡和FPGA芯片等產(chǎn)品的市場供貨造成一定的影響。臺積電不久前在股東會上曾透露40nm制程產(chǎn)線遭遇工藝腔匹配問題，由此造成40nm產(chǎn)品良率不佳，不過目前他們去年底似乎已經(jīng)解決了這個問題。　　另外，聯(lián)電目前也正在其12英寸廠房中實施40nm制程芯片的量產(chǎn)。據(jù)業(yè)內人士透露，目前提供40nm制程FPGA芯片代工服務的Xilinx公司也出于保險起見開始推行多品種經(jīng)營策略，以免受到40nm制程良率
關鍵字：臺積電 40nm FPGA

基于FPGA的磁浮軸承控制系統(tǒng)的設計與研究

0引言磁浮軸承(MagneticBearing)是以磁性力完全非接觸式支持旋轉體的軸承，其廣義上的定義是可支...
關鍵字： FPGA 磁浮軸承控制系統(tǒng)

Altium為Altium Designer新增Spartan-6 FPGA 支持

　　Altium 繼續(xù)為電子產(chǎn)品設計人員擴大器件選項。目前，最新版 Altium Designer 可提供 Xilinx Spartan®-6 器件系列的全面支持。　　電子設計人員可針對首選的FPGA(目前，Altium Designer 可支持 60 多款 FPGA產(chǎn)品)，或各種備選解決方案，采用 Altium Designer 對其性能、功耗以及其它設計參數(shù)進行比較。進而獲得高度的設計靈活性，不必再為必須選擇多個廠商的開發(fā)軟件而困擾。電子產(chǎn)品設計人員在開發(fā)過程中，無需大量軟硬件的重復設計
關鍵字： Altium Spartan FPGA

基于DSP+FPGA+ASIC的實時圖像處理系統(tǒng)

隨著紅外焦平面陣列技術的快速發(fā)展，紅外成像系統(tǒng)實現(xiàn)了高幀頻、高分辨率、高可靠性及微型化，在目標跟蹤、智能交通監(jiān)控中得到了越來越多的應用，并向更加廣泛的軍事及民用領域擴展。
關鍵字： DSP FPGA ASIC

基于FPGA的SoftSerdes設計與實現(xiàn)

引言在高速源同步應用中，時鐘數(shù)據(jù)恢復是基本的方法。最普遍的時鐘恢復方法是利用數(shù)字時鐘模塊(DCM、)產(chǎn)生的多相位時鐘對輸入的數(shù)據(jù)進行過采樣。但是由于DCM的固有抖動，在頻率很高時，利用DCM作為一種數(shù)據(jù)恢復的
關鍵字： SoftSerdes FPGA

基于高端FPGA的IC驗證平臺的PI分析

1 引言
大多數(shù)非FPGA類型的、高密度IC(如CPU)對去耦電容都有非常明確的要求。由于這些器件僅為執(zhí)行特定的任務而設計，所以其電源電流需求是固定的，僅在一定范圍內有所波動。然而，F(xiàn)PGA不具備這種
關鍵字： FPGA 分析

借助物理綜合提高FPGA設計效能

借助物理綜合提高FPGA設計效能,隨著FPGA密度的增加，系統(tǒng)設計人員能夠開發(fā)規(guī)模更大、更復雜的設計，從而將密度優(yōu)勢發(fā)揮到最大。這些大規(guī)模設計基于這樣的設計需求――需要在無線通道卡或者線路卡等現(xiàn)有應用中加入新功能，或者通過把兩種芯片功能合
關鍵字：設計效能 FPGA 提高物理綜合借助

雷達視頻積累算法在FPGA上的實現(xiàn)

1 引言由于雷達所處的環(huán)境的復雜性，除了地物、云雨、鳥群等干擾外，還可能來自臨近的雷達異步干擾、電臺干擾等。所有的干擾，經(jīng)過接收機進入信號處理機，雖然經(jīng)過了中頻信號的處理，但還可能有殘余。因
關鍵字： FPGA 雷達視頻積累算法

FPGA在智能壓力傳感器系統(tǒng)中的應用設計

0引言傳統(tǒng)氣體壓力測量儀器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的，抗干擾的能力較差，并且通常被測對...
關鍵字： FPGA 智能壓力傳感器系統(tǒng)

基于FPGA的智能溫度采集控制器

摘要：溫度的監(jiān)測與控制，對于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設計了基于數(shù)字化一線總線技術的智能溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實現(xiàn)一個溫度采集控制器，用于傳感器和上位機的連接，并采用微軟公司的Visu
關鍵字：一線總線異步通訊 FPGA MSCOMM

采用FPGA和DSP直接控制硬盤實現(xiàn)存儲控制的方法

摘要介紹了采用FPGA和DSP直接控制硬盤進行數(shù)據(jù)存儲的方法，并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存，能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。關鍵詞 FPGA；DSP；硬盤；數(shù)據(jù)存儲 1　引言數(shù)據(jù)存儲是數(shù)據(jù)采集過程中
關鍵字： FPGA DSP 直接控制硬盤

利用基于SystemC/TLM的方法學進行IP開發(fā)和FPGA建模

隨著系統(tǒng)級芯片技術的出現(xiàn)，設計規(guī)模正變得越來越大，因而變得非常復雜，同時上市時間也變得更加苛刻。通常RTL已經(jīng)不足以擔當這一新的角色。上述這些因素正驅使設計師開發(fā)新的方法學，用于復雜IP(硬件和軟件)以及復雜
關鍵字： SystemC FPGA TLM IP開發(fā)

基于FPGA的可層疊組合式SoC原型系統(tǒng)設計

為解決單片F(xiàn)PGA無法滿足復雜SoC原型驗證所需邏輯資源的問題，設計了一種可層疊組合式超大規(guī)模SoC驗證系統(tǒng)。該系統(tǒng)采用了模塊化設計，通過互補連接器和JTAG控制電路，支持最多5個原型模塊的層疊組合,最多可提供2 500萬門邏輯資源。經(jīng)本系統(tǒng)驗證的地面數(shù)字電視多媒體廣播基帶調制芯片(BHDTMBT1006)已成功流片。
關鍵字： FPGA SoC 層疊組合式

對FPGA中SPI復用配置的編程方法的研究

SPI(SerialPeripheralInteRFace，串行外圍設備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上...
關鍵字： FPGA SPI 復用配置存儲器

共6388條 333/426 |‹ « 331 332 333 334 335 336 337 338 339 340 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內部包括可 [ 查看詳細 ]

fpga研討會推薦

如何將Xilinx? Spartan?-6器件輕松遷移到Microchip FPGA
基于PolarFire? FPGA平臺并使用VectorBlox?加速器SDK開發(fā)低功耗人工智能/機器學習系統(tǒng)解決方案
使用FPGA克服功耗、尺寸和其他設計局限
二維片上網(wǎng)絡(2D NoC)給FPGA帶來的技術革新
遇見ARTY，超值Artix-7 嵌入式開發(fā)套件
UltraScale+ 產(chǎn)品組合：兼顧功耗與性能的最優(yōu)選擇
軟硬結合，加速您的機器視覺設計——使用賽靈思智能視覺開發(fā)套件與希凌科嵌入式Visual Applets
GSPS數(shù)據(jù)轉換器與FPGA接口

fpga電路

利用FPGA資源和最小模擬電路發(fā)電進行開關電源設計的方法
基于FPGA的機載顯示系統(tǒng)架構設計與優(yōu)化
基于FPGA+DSP遠程監(jiān)控器設計與實現(xiàn)
基于FPGA的LCD顯示遠程更新

fpga相關帖子

在米爾FPGA開發(fā)板上實現(xiàn)TinyYOLOV4，助力AIoT應用
在米爾電子MPSOC實現(xiàn)12GSDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流
RDMA IP 設計簡介
詳解FPGA六大應用領域
科普：到底什么是ASIC和FPGA？
fpga控制w5500發(fā)不出廣播
高云FPGA（GW1NR-LV9）使用串口IP無法通信
專業(yè)FPGA芯片分銷

fpga資料下載

如何使用FPGA和PCI總線實現(xiàn)天文圖像實時采集與處理系統(tǒng)的設計
如何使用FPGA實現(xiàn)多通道高速CMOS圖像采集系統(tǒng)的設計
如何使用FPGA實現(xiàn)新型高速CCD圖像數(shù)據(jù)采集系統(tǒng)
基于FPGA的數(shù)字存儲示波器設計與實現(xiàn)
使用FPGA的超聲波測距資料合集免費下載
如何使用FPGA實現(xiàn)BP神經(jīng)網(wǎng)絡的仿真線設計
基于UDP協(xié)議和FPGA的點到點數(shù)據(jù)傳輸方案
如何使用FPGA實現(xiàn)低成本網(wǎng)絡數(shù)據(jù)傳輸存儲系統(tǒng)

fpga視頻

新產(chǎn)品！PolarFire? SoC Discovery工具包——探索RISC-V?和FPGA技術的低成本方案
PolarFire? SoC視頻工具包——產(chǎn)品概述

fpga專欄文章

相關主題

FPGA　 FPGA/CPLD　 FPGA/協(xié)處理器　 FPGA-to-ASIC　 CPLD/FPGA　 FPGA)　 DSP+FPGA　 FPGA專題　 FPGA專題安全　 FPGA專題汽車　 FPGA專題消費　現(xiàn)場可編程門陣列（FPGA）　 Spartan.FPGA　 FPGA/EPLD　 PLD/FPGA　 Virtex-5FPGA　 FPGA/MCU　 FPGA-SPARTAN　 FPGA：QuartusⅡ　視頻服務器、碼流平滑、FPGA/CPLD、FIFO　

熱門主題

FPGA/EPLD PLD/FPGA Virtex-5FPGA FPGA/MCU FPGA-SPARTAN FPGA：QuartusⅡ 視頻服務器、碼流平滑、FPGA/CPLD、FIFO ASIC、FPGA和DSP FPGA/ FPGA/CPLD開發(fā) 現(xiàn)場可編程門陣列(FPGA) ASIC-to-FPGA 樹莓派 linux

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權所有北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();