EEPW首頁(yè) >>
主題列表 >>
fpga
fpga 文章 進(jìn)入fpga技術(shù)社區(qū)
基于FPGA的高速光纖通信基帶板的設(shè)計(jì)
- 基于FPGA ( Field Programmable Gate Array)的高速光纖傳輸系統(tǒng)設(shè)計(jì)出高速光纖通信基帶板。該基帶板使用Xilinx公司的Virtex-6系列芯片，使用FPGA中自帶的Aurora光口協(xié)議的IP核進(jìn)行例化和設(shè)計(jì)，并選用了具有高速數(shù)據(jù)傳輸通信性能的光模塊進(jìn)行數(shù)據(jù)傳輸，實(shí)際測(cè)試驗(yàn)證了本設(shè)計(jì)工作可靠性，其功能完善能與更高的控制系統(tǒng)形成靈活對(duì)接。該基于FPGA的高速光纖通信基帶板是以創(chuàng)新基金項(xiàng)目為依托進(jìn)行的設(shè)計(jì)，具體的設(shè)計(jì)成果能為從事采用FPGA開(kāi)發(fā)光口的高速數(shù)據(jù)傳輸方面的工程人員提
- 關(guān)鍵字： 基帶板 FPGA 高速光纖傳輸 光模塊 201807
一文讀懂嵌入式FPGA
- 嵌入式FPGA(eFPGA)是指將一個(gè)或多個(gè)FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中?！ Q句話說(shuō)，eFPGA是一種數(shù)字可重構(gòu)結(jié)構(gòu)，由可編程互連中的可編程邏輯組成，通常表現(xiàn)為矩形陣列，數(shù)據(jù)輸入和輸出位于邊緣周?chē)?eFPGA通常具有數(shù)百或數(shù)千個(gè)輸入和輸出，可連接到總線、數(shù)據(jù)路徑、控制路徑、GPIO、PHY或任何需要的器件。 所有eFPGA都將查找表(LUT)作為基本構(gòu)建模塊。 LUT有N個(gè)輸入選擇一個(gè)小表，其輸出表示N個(gè)輸入的任何需要的布爾函數(shù)。 有些eFPGA LUT有四個(gè)輸入，
- 關(guān)鍵字： 嵌入式 FPGA
基于ADV212的無(wú)人機(jī)遙感紅外視頻壓縮系統(tǒng)設(shè)計(jì)
- 針對(duì)無(wú)人機(jī)遙感紅外相機(jī)傳輸視頻實(shí)時(shí)性以及機(jī)載存儲(chǔ)空間有限等問(wèn)題，提出了一種FPGA結(jié)合專用芯片ADV212的視頻壓縮處理方案，該方案可對(duì)720×576分辨率的紅外視頻進(jìn)行實(shí)時(shí)壓縮并可通過(guò)串口接收外部命令調(diào)整視頻壓縮比，F(xiàn)PGA配置ADV212初始化以及接收ADV212壓縮后的視頻數(shù)據(jù)，數(shù)據(jù)經(jīng)過(guò)FPGA處理后傳輸?shù)綑C(jī)載收發(fā)信機(jī)并傳回地面設(shè)備。測(cè)試結(jié)果表明，系統(tǒng)工作穩(wěn)定可控，視頻壓縮實(shí)時(shí)性強(qiáng)，可廣泛應(yīng)用于無(wú)人機(jī)遙感領(lǐng)域。
- 關(guān)鍵字： 無(wú)人機(jī) FPGA ADV212 視頻壓縮 201806
低功耗FPGA讓傳感器“耍小聰明”
- 網(wǎng)絡(luò)邊緣計(jì)算革命蓄勢(shì)待發(fā)，不過(guò)，只有具備AI系統(tǒng)專長(zhǎng)的開(kāi)發(fā)人員方可駕輕就熟。隨著用戶尋求更高級(jí)別的智能，對(duì)于靠近IoT(物聯(lián)網(wǎng))數(shù)據(jù)源的低功耗推理的需求將與日俱增。這些傳感器端尤其是超低功耗的傳感器端如何實(shí)現(xiàn)人工智能? 近日，萊迪思半導(dǎo)體公司推出了超低功耗 Lattice SensAI。公司亞太區(qū)資深事業(yè)發(fā)展經(jīng)理陳英仁先生稱其低功耗FPGA將與MCU(微控制器)競(jìng)爭(zhēng)，主攻低功耗、對(duì)計(jì)算精度要求不是那么高、低成本、小尺寸的嵌入式AI市場(chǎng)?！ ∧男﹫?chǎng)景需要傳感器“耍小聰明”? 如果說(shuō)控制是rule d
- 關(guān)鍵字： FPGA 傳感器
加速實(shí)現(xiàn)網(wǎng)絡(luò)邊緣低功耗人工智能應(yīng)用
- 架構(gòu)轉(zhuǎn)變和網(wǎng)絡(luò)邊緣日益增長(zhǎng)的智能需求 自第一臺(tái)電腦發(fā)明以來(lái)，尋求最理想系統(tǒng)架構(gòu)的路途始終充滿坎坷。從計(jì)算發(fā)展史中可以看出，系統(tǒng)架構(gòu)始終在計(jì)算資源遠(yuǎn)離用戶的集中式架構(gòu)和處理資源靠近用戶的分布式架構(gòu)之間反復(fù)搖擺。曾于20世紀(jì)70年代和80年代流行的基于服務(wù)器的方案則采用高度集中化的方法積蓄計(jì)算資源和存儲(chǔ)能力。但是這一理念很快在低成本個(gè)人電腦和互聯(lián)網(wǎng)快速發(fā)展的80和90年代衰落了。在這種新的架構(gòu)模式下，計(jì)算任務(wù)不斷向個(gè)人電腦傾斜?！ @個(gè)人電腦構(gòu)建的高度分布式方案似乎無(wú)懈可擊，直到以智能手機(jī)、平板電腦和
- 關(guān)鍵字： 邊緣計(jì)算 FPGA
80后工程師獨(dú)白：我的工程師生涯還要從紅白機(jī)中的PCB板說(shuō)起
- “夢(mèng)想這東西和經(jīng)典一樣，永遠(yuǎn)不會(huì)因?yàn)闀r(shí)間而褪色，反而更顯珍貴! ----獻(xiàn)給所有有夢(mèng)想的人 我是一個(gè)平凡的工程師，標(biāo)準(zhǔn)的80后，從事單片機(jī)及嵌入式相關(guān)工作已經(jīng)有幾年有余。每天忙忙碌碌，上班下班，既有做出產(chǎn)品時(shí)的開(kāi)心，也有調(diào)試程序時(shí)的痛苦。一個(gè)平凡的人，做著一些平凡的事，每天過(guò)著平凡的生活?！ ∮腥苏f(shuō)做電子工程師是年輕人的活，過(guò)了30還不轉(zhuǎn)管理無(wú)論是體力上還是精力上都無(wú)法勝任了。這句話有一定的道理，但如果興趣依舊為何不繼續(xù)追尋自己的夢(mèng)想呢?從小我就對(duì)機(jī)械、電子方面的東西感興趣。聽(tīng)父母說(shuō)，每次買(mǎi)回的玩
- 關(guān)鍵字： Linux FPGA
高云半導(dǎo)體設(shè)立北美銷(xiāo)售辦事處加速拓展美洲業(yè)務(wù)
- 美國(guó)加州圣何塞，2018年5月21日，國(guó)內(nèi)領(lǐng)先的低功耗、小封裝和性能驅(qū)動(dòng)的現(xiàn)場(chǎng)可編程邏輯器件(FPGA)供應(yīng)商廣東高云半導(dǎo)體科技股份有限公司(如下簡(jiǎn)稱“高云半導(dǎo)體”)，近日宣布在硅谷設(shè)立北美銷(xiāo)售辦事處，以順應(yīng)北美地區(qū)在消費(fèi)電子、通信、工業(yè)、汽車(chē)電子和醫(yī)療領(lǐng)域?qū)PGA持續(xù)快速增長(zhǎng)的市場(chǎng)需求，加速高云半導(dǎo)體在美洲地區(qū)的市場(chǎng)拓展與銷(xiāo)售增長(zhǎng)?！ 〈送猓咴瓢雽?dǎo)體還與Fahrner-Miller Associates簽署協(xié)議，這家具有代表性的電子制造商將推進(jìn)高云半導(dǎo)體在加利福尼亞北部和內(nèi)華達(dá)北部FPGA產(chǎn)品線
- 關(guān)鍵字： 高云半導(dǎo)體 FPGA
英特爾 FPGA 助力 Microsoft Azure 人工智能
- 新特性：在近日舉行的 Microsoft Build 大會(huì)上，Microsoft推出了 基于 Project Brainwave 的 Azure 機(jī)器學(xué)習(xí)硬件加速模型，并與 Microsoft Azure Machine Learning SDK 相集成以供預(yù)覽。客戶可以使用 Azure 大規(guī)模部署的英特爾? FPGA(現(xiàn)場(chǎng)可編程邏輯門(mén)陣列)技術(shù)，為其模型提供行業(yè)領(lǐng)先的人工智能 (AI) 推理性能?！ 白鳛橐患艺w技術(shù)提供商，我們通過(guò)與 Microsoft 密切合作為人工智能提供支持。人工智能適用于
- 關(guān)鍵字： 英特爾 FPGA
中國(guó)萬(wàn)能芯片獲突破可用于相控陣?yán)走_(dá) 打破西方壟斷
- 本次中國(guó)電子和中國(guó)電科在FPGA上取得的成績(jī)，則充分說(shuō)明了，自主研發(fā)的路是完全能夠走通的。
- 關(guān)鍵字： FPGA 相控陣?yán)走_(dá)
在FPGA的編程語(yǔ)言里，這是你最容易犯的錯(cuò)誤
- 我知道，我對(duì)與電子有關(guān)的所有事情都很著迷，但不論從哪個(gè)角度看，今天的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)，都顯得“鶴立雞群”，真是非常棒的器件。如果在這個(gè)智能時(shí)代，在這個(gè)領(lǐng)域，想擁有一技之長(zhǎng)的你還沒(méi)有關(guān)注FPGA，那么世界將拋棄你，時(shí)代將拋棄你。本公眾號(hào)作者ALIFPGA，多年FPGA開(kāi)發(fā)經(jīng)驗(yàn)，所有文章皆為多年學(xué)習(xí)和工作經(jīng)驗(yàn)之總結(jié)。 邏輯寫(xiě)多了，有時(shí)候一些基本的錯(cuò)誤忘了避免了。 昨天設(shè)計(jì)邏輯的時(shí)候就不小心觸雷了，有個(gè)信號(hào)有激勵(lì)沒(méi)響應(yīng)，后來(lái)看了時(shí)序報(bào)告，有這么一句話?！ ?nbsp; &nbs
- 關(guān)鍵字： FPGA
FPGA的圖像處理是怎么做到的？
- 基于軟件的圖像處理方法存在著一些局限性，尤其是計(jì)算速度和算法效率方面。所以大家很自然的就想到了FPGA作為嵌入式圖像應(yīng)用的平臺(tái)。許多圖像處理本身就是并行計(jì)算的，并且FPGA的編程硬件，本質(zhì)上也是并行的。但是利用FPGA硬件進(jìn)行圖像處理存在很多的困難，需要學(xué)到很多的技巧。下面我介紹兩幾種比較基礎(chǔ)的圖像處理算法思想。 單幅圖像的點(diǎn)操作是圖像處理中最簡(jiǎn)單的操作，輸出值只取決于輸入值，與位置無(wú)關(guān)，可以看作是一個(gè)函數(shù)的映射。從硬件實(shí)現(xiàn)的角度來(lái)說(shuō)，最簡(jiǎn)單的方式就是通過(guò)一個(gè)實(shí)現(xiàn)函數(shù)的模塊對(duì)輸入的每個(gè)像素進(jìn)行依次處
- 關(guān)鍵字： FPGA 圖像處理
工程師設(shè)計(jì)經(jīng)驗(yàn)分享：畫(huà)FPGA開(kāi)發(fā)板所犯的那些錯(cuò)誤
- 畫(huà)FPGA開(kāi)發(fā)板所犯的那些錯(cuò)誤，小編這里先截下我最初畫(huà)這個(gè)開(kāi)發(fā)板的一張“慘不忍睹”的PCB讓大家看看?！ op Layer如圖： Bottom Layer如圖： 第一遍畫(huà)的時(shí)候，想“速戰(zhàn)速?zèng)Q”把它畫(huà)完，草草了事，但是等全部布線完以后卻發(fā)現(xiàn)這里面的錯(cuò)誤實(shí)在是太多了，我覺(jué)得最核心的錯(cuò)誤就是一開(kāi)始就沒(méi)有注意整個(gè)系統(tǒng)各個(gè)元器件的布局，從而導(dǎo)致了“災(zāi)難”的發(fā)生，后來(lái)的布線也就非常困難。大家很容易可以
- 關(guān)鍵字： FPGA Layer
CAST和Achronix使用無(wú)損壓縮IP支持從數(shù)據(jù)中心到邊緣的數(shù)據(jù)處理
- 基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的硬件加速器器件及嵌入式FPGA(eFPGA)領(lǐng)域內(nèi)領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司(Achronix Semiconductor Corporation)日前宣布：與專注于為電子系統(tǒng)設(shè)計(jì)人員提供半導(dǎo)體IP的半導(dǎo)體知識(shí)產(chǎn)權(quán)公司CAST Incorporated達(dá)成合作;CAST的高性能無(wú)損壓縮IP已經(jīng)被植入，以支持Achronix 的FPGA產(chǎn)品組合，用來(lái)完成數(shù)據(jù)中心和移動(dòng)邊緣間數(shù)據(jù)傳輸?shù)母咝幚?。 CAST為Deflate
- 關(guān)鍵字： CAST FPGA
fpga介紹
FPGA是英文Field－Programmable Gate Array的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]
fpga研討會(huì)推薦
fpga電路
fpga相關(guān)帖子
fpga資料下載
fpga視頻
fpga專欄文章
熱門(mén)主題
FPGA-to-ASIC
CPLD/FPGA
FPGA)
DSP+FPGA
FPGA專題
FPGA專題安全
FPGA專題汽車(chē)
FPGA專題消費(fèi)
現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）
Spartan.FPGA
FPGA/EPLD
PLD/FPGA
Virtex-5FPGA
FPGA/MCU
FPGA-SPARTAN
FPGA：QuartusⅡ
視頻服務(wù)器、碼流平滑、FPGA/CPLD、FIFO
ASIC、FPGA和DSP
FPGA/
FPGA/CPLD開(kāi)發(fā)
現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)
ASIC-to-FPGA
樹(shù)莓派
linux
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473