h-bus 文章進(jìn)入h-bus技術(shù)社區(qū)

我視頻編碼國家標(biāo)準(zhǔn)AVS與國際標(biāo)準(zhǔn)MPEG的比較

本文從技術(shù)角度對MPEG-2的視頻標(biāo)準(zhǔn)，MPEG-4AVC/H.264和AVS視頻三個視頻標(biāo)準(zhǔn)進(jìn)行對比，包括技術(shù)方案，主觀測食，客觀測試，復(fù)雜度等四個方面。
關(guān)鍵字： MPEG-2 MPEG-4 H.264 AVS

H.264標(biāo)準(zhǔn)

關(guān)鍵字： H.264

H.264中二進(jìn)制化編碼器的FPGA實現(xiàn)

在對H．264標(biāo)準(zhǔn)中二進(jìn)制化部分研究和分析的基礎(chǔ)上，提出其FPGA電路結(jié)構(gòu)，采用并行結(jié)構(gòu)及流水線方式設(shè)計電路。該結(jié)構(gòu)經(jīng)Spartan3 FPGA實現(xiàn)，其吞吐量為每周期1 bit，最大時鐘頻率為100 MHz，能夠滿足H．264中第3級及其以上檔次實時視頻編碼的要求。
關(guān)鍵字： H.264 二進(jìn)制化編碼器 FPGA

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計之：典型實例-整數(shù)DCT變換的設(shè)計與實現(xiàn)

本節(jié)旨在設(shè)計實現(xiàn)了視頻壓縮標(biāo)準(zhǔn)H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設(shè)計技巧在算法優(yōu)化中的作用。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 整數(shù)DCT變換 H.264

面向H.264視頻編碼器的SoC驗證平臺

構(gòu)建了面向H.264視頻編碼器的SoC驗證平臺，采用FPGA原型系統(tǒng)完成H.264編碼器驗證。采用Wishbone總線連接32位微處理器OR1200以及其他的必要IP核構(gòu)建基本SoC平臺，并在此基礎(chǔ)上集成H.264硬件編碼模塊；根據(jù)H.264編碼器的數(shù)據(jù)流要求，設(shè)計了逐行輸入/宏塊順序輸出的多端口SDRAM控制器；移植了μC/OSII實時
關(guān)鍵字： H.264 視頻編碼器 SoC驗證平臺

一種面向H.264視頻編碼器的SoC驗證平臺

構(gòu)建了面向H.264視頻編碼器的SoC驗證平臺，采用FPGA原型系統(tǒng)完成H.264編碼器驗證。采用Wishbone總線連接32位微處理器OR1200以及其他的必要IP核構(gòu)建基本SoC平臺，并在此基礎(chǔ)上集成H.264硬件編碼模塊；根據(jù)H.264編碼器的數(shù)據(jù)流要求，設(shè)計了逐行輸入/宏塊順序輸出的多端口SDRAM控制器；移植了μC/OSII實時
關(guān)鍵字： H.264 視頻編碼 SoC驗證平臺軟硬件協(xié)同仿真

基于FPGA的H.264幀內(nèi)預(yù)測模塊設(shè)計

提出一種能實時處理的H.264/AVC幀內(nèi)預(yù)測硬件結(jié)構(gòu)。通過對H.264/AVC各個預(yù)測模式的分析，設(shè)計了一個通用運(yùn)算單元，提高了硬件資源的可重用性。采用4個并行運(yùn)算單元計算預(yù)測值，對運(yùn)算比較復(fù)雜的plane模式預(yù)處理，并設(shè)計模式預(yù)測器，加快了系統(tǒng)處理速度。硬件電路結(jié)構(gòu)已通過RTL級仿真及綜合，并在Altera公司的Cyclone II FPGA平臺上進(jìn)行了驗證和測試。
關(guān)鍵字： H.264幀內(nèi)預(yù)測視頻解碼器 FPGA

基于H.323 高性能MCU的設(shè)計與實現(xiàn)

0 引言隨著計算機(jī)的硬件, 特別是 CPU 主頻的不斷提升, 基于軟件的音、視頻編碼效率也越來越高, 因此考慮到成本與各方面的因素, 軟件 MCU 必然成為以后的主流方向。但現(xiàn)
關(guān)鍵字： H.323 OpenH323 MCU 幀緩沖映射軟交換

基于ARM的嵌入式無線視頻監(jiān)控系統(tǒng)

介紹了一種基于ARM9高速嵌入式處理器和H.264高效壓縮算法的嵌入式3G無線視頻監(jiān)控系統(tǒng)。分析了系統(tǒng)的總體結(jié)構(gòu)、硬件結(jié)構(gòu)，并重點(diǎn)闡述了系統(tǒng)軟件的設(shè)計與實現(xiàn)。實驗結(jié)果表明，該系統(tǒng)可以達(dá)到25幀/秒CIF圖像(320×240)，實現(xiàn)了視頻流暢傳輸。
關(guān)鍵字： ARM9 H.264 視頻監(jiān)控

正確理解A/D轉(zhuǎn)換器的輸入

正確理解A/D轉(zhuǎn)換器的輸入，許多嵌入式應(yīng)用都會用到A/D轉(zhuǎn)換器。然而，如果錯誤連接了A/D轉(zhuǎn)換器輸入端的電路，就會無意識的破壞A/D轉(zhuǎn)換的測量。
關(guān)鍵字： A/D 轉(zhuǎn)換器 S/H

視頻編碼講壇之H.264前世今生

隨著HDTV等高清資源的興起，H.264這個規(guī)范頻頻出現(xiàn)在我們眼前，HD-DVD和藍(lán)光DVD均計劃采用這一標(biāo)準(zhǔn)進(jìn)行節(jié)目制作。而且自2005年下半年以來，無論是NVIDIA還是ATI都把支持H.264硬件解碼加速作為自己最值得夸耀的視頻技術(shù)。而數(shù)碼播放器領(lǐng)域也吹來了高清和H.264的風(fēng)潮，國內(nèi)外不少數(shù)碼播放器廠商都已經(jīng)開始支持此類編碼的視頻文件，同時網(wǎng)絡(luò)資源的豐富程度也逐漸提升。那H.264到底是何方“神圣”呢？和傳統(tǒng)的RMVB等編碼相比，有什么先進(jìn)之處嗎？
關(guān)鍵字： H.264 視頻編碼 DPCM

基于H.264視頻壓縮快速運(yùn)動的估計算法

運(yùn)動估計是整個視頻編碼中運(yùn)算量最大的模塊，可占整個軟件編碼器運(yùn)算量的70%以上。因此視頻系統(tǒng)中編碼器的復(fù)雜部分取決于運(yùn)動估計算法體系結(jié)構(gòu)的復(fù)雜性。
關(guān)鍵字： H.264 視頻壓縮 DCS算法視頻編碼運(yùn)動估計

基于CPLD的ST-BUS總線收發(fā)模塊設(shè)計與實現(xiàn)

　　引言　　現(xiàn)代電信系統(tǒng)已發(fā)展為一個龐大的綜合化數(shù)字網(wǎng)絡(luò)，除了提供傳統(tǒng)電話服務(wù)外，也提供多種數(shù)據(jù)接入服務(wù)，其典型應(yīng)用是為其它專用通信系統(tǒng)提供數(shù)據(jù)中繼服務(wù)。因E1信號接入方式簡單，一般電信交換機(jī)都會預(yù)留部分E1接入端口以供專用通信系統(tǒng)使用。為滿足電信網(wǎng)接入要求并充分利用線路資源，E1終端子系統(tǒng)內(nèi)部常采用ST-BUS總線對各路用戶數(shù)據(jù)進(jìn)行復(fù)接或解復(fù)接，并實現(xiàn)與E1信號的轉(zhuǎn)換。考慮到專用接口芯片針對某一種或幾種標(biāo)準(zhǔn)接口而設(shè)計，已無法滿足所有接口標(biāo)準(zhǔn)(尤其是新型接口標(biāo)準(zhǔn))要求。為使各種接口都能與電信線路進(jìn)行數(shù)據(jù)交
關(guān)鍵字： CPLD ST-BUS

如何構(gòu)建專屬自己的CAN-bus應(yīng)用層協(xié)議

　　隨著CAN-bus相關(guān)芯片價格的下降，內(nèi)置CAN控制器MCU的增多，CAN-bus當(dāng)前已經(jīng)進(jìn)入了眾多早期由于成本問題無法使用的領(lǐng)域，成為極具生命力的現(xiàn)場總線，今天我們就來探討如何構(gòu)建專屬自己的CAN-bus應(yīng)用層協(xié)議。　　在CAN-bus網(wǎng)絡(luò)上，CAN報文以廣播的形式發(fā)送，CAN報文不包含地址信息，是否處理接收到的CAN報文由接收點(diǎn)的軟件確定。CAN-bus只提供可靠的報文傳輸服務(wù)，CAN報文的使用由應(yīng)用者定義，所以CAN網(wǎng)絡(luò)中的節(jié)點(diǎn)要相互通信就必須制定一個統(tǒng)一的規(guī)則。CAN應(yīng)用層協(xié)議就是
關(guān)鍵字： CAN-bus MCU

Fraunhofer IIS解讀沉浸音頻新標(biāo)準(zhǔn)，MPEG-H締造智慧視聽新世界

2017年3月24日，F(xiàn)raunhofer集成電路研究所(IIS)在2017年中國國際廣播電視信息網(wǎng)絡(luò)展覽會(CCBN)上展示了成功被ATSC3.0和DVB數(shù)字電視標(biāo)準(zhǔn)采納的MPEG-H電視音頻解決方案，以及為VR和移動設(shè)備帶來沉浸式聲音體驗的Fraunhofer Cingo技術(shù)和能夠顯著簡化VR沉浸式聲音制作流程的Cingo Composer 軟件。
關(guān)鍵字： MPEG-H 音頻 VR