i-buy 文章進(jìn)入i-buy技術(shù)社區(qū)

如何開發(fā)流行的處理器？

2017年6月，恩智浦第一次向媒體披露了融合MCU和應(yīng)用處理器的跨界處理器——i.MX RT。在此后的12個(gè)月里，該產(chǎn)品有了很大發(fā)展，已與2500個(gè)客戶合作開發(fā)項(xiàng)目，在中國有四個(gè)主要的大客戶進(jìn)入量產(chǎn)。今年，恩智浦還將宣布一款全Linux處理器——i. MX 6ULZ。那么，恩智浦開發(fā)新處理的思路是什么?
關(guān)鍵字：恩智浦融合MCU i.MX RT Geoff Lees 201808

基于DSP28032的三電平逆變器研究

為實(shí)現(xiàn)直流到交流變換的逆變器系統(tǒng)，在以DSP28032為核心控制器的基礎(chǔ)上提出了“I”型三電平逆變器的系統(tǒng)方案。與兩電平逆變器對(duì)比，綜合分析了三電平逆變器拓?fù)涞奶匦耘c優(yōu)勢(shì)，結(jié)合DSP控制器硬件資源及逆變器具體需求，給出了系統(tǒng)主電路結(jié)構(gòu)及其工作原理、濾波器設(shè)計(jì)方法及詳細(xì)參數(shù)、IGBT驅(qū)動(dòng)電路、必要的數(shù)字信號(hào)調(diào)理電路、關(guān)鍵模擬量采集電路、控制系統(tǒng)等方面的具體實(shí)現(xiàn)方法，并最終在實(shí)驗(yàn)中驗(yàn)證了逆變器系統(tǒng)及獨(dú)立功能電路的可行性。
關(guān)鍵字：數(shù)字信號(hào)處理器 “I”型三電平逆變器正弦脈寬調(diào)制 201806

復(fù)雜處理器的上電時(shí)序設(shè)計(jì)

　　為確保芯片能可靠的工作，應(yīng)用處理器的上下電通常都要遵循一定時(shí)序，本文以i.MX6UL應(yīng)用處理器為例，設(shè)計(jì)中就必須要滿足芯片手冊(cè)的上電時(shí)序、掉電時(shí)序，否則在產(chǎn)品使用時(shí)可能會(huì)出現(xiàn)以下情況，第一，上電階段的電流過大;第二，器件啟動(dòng)異常;第三，最壞的情況會(huì)對(duì)處理器造成不可逆的損壞。可見，上下電時(shí)序?qū)τ诖_保系統(tǒng)的可靠運(yùn)行起著重要的作用。　　為確保芯片能可靠的工作，應(yīng)用處理器的上下電通常都要遵循一定時(shí)序，以i.MX6UL應(yīng)用處理器為例，設(shè)計(jì)中就必須要滿足芯片手冊(cè)的上電時(shí)序、掉電時(shí)序，否則在產(chǎn)品使用時(shí)可能會(huì)出現(xiàn)以
關(guān)鍵字：芯片 i.MX6UL

除了安卓P 2018谷歌I/O開發(fā)者大會(huì)還有哪些值得期待？

2018谷歌I/O大會(huì)將會(huì)在美國時(shí)間5月8日到5月10日舉行，對(duì)三天大會(huì)的內(nèi)容，我們先來一波前瞻預(yù)測。
關(guān)鍵字：谷歌 I/O

Google公布五月I/O 2018大會(huì)日程

　　2 月最后一天，Google 終于公布了 I/O 2018 的日程安排。本次開發(fā)者大會(huì)的舉辦日期為 5 月 7 ～ 10 號(hào)(周一～周四)，但是第一天的安排似乎被各種徽章的收集給填滿了。首日會(huì)議涉及 Google Play、Android 即時(shí)應(yīng)用、Android KTX，“Android Kotlin 開發(fā)和入門”，以及 Android、Android apps for Chrome OS、Android Wear 的最新進(jìn)展。　　　　兩場主題
關(guān)鍵字： Google I/O

一文讀懂Linux下如何訪問I/O端口和I/O內(nèi)存

　　一、I/O端口　　端口(port)是接口電路中能被CPU直接訪問的寄存器的地址。幾乎每一種外設(shè)都是通過讀寫設(shè)備上的寄存器來進(jìn)行的。CPU通過這些地址即端口向接口電路中的寄存器發(fā)送命令，讀取狀態(tài)和傳送數(shù)據(jù)。外設(shè)寄存器也稱為“I/O端口”，通常包括：控制寄存器、狀態(tài)寄存器和數(shù)據(jù)寄存器三大類，而且一個(gè)外設(shè)的寄存器通常被連續(xù)地編址?！　《?、IO內(nèi)存　　例如，在PC上可以插上一塊圖形卡，有2MB的存儲(chǔ)空間，甚至可能還帶有ROM,其中裝有可執(zhí)行代碼?！　?nbsp; 　　三、IO端口和I
關(guān)鍵字： Linux I/O

【E問E答】單片機(jī)應(yīng)用系統(tǒng)硬件設(shè)計(jì)應(yīng)該考慮哪些問題？

　　(1)存儲(chǔ)器擴(kuò)展：容量需求，在選擇時(shí)就考慮到單片機(jī)的內(nèi)部存儲(chǔ)器資源，如能滿足要求就不需要進(jìn)行擴(kuò)展，在必須擴(kuò)展時(shí)注意存儲(chǔ)器的類型、容量和接口，一般盡量留有余地，并且盡可能減少芯片的數(shù)量。選擇合適的方法、ROM和RAM的形式，RAM是否要進(jìn)行掉電保護(hù)等?！　?2)I/O接口的擴(kuò)展：單片機(jī)應(yīng)用系統(tǒng)在擴(kuò)展I/O接口時(shí)應(yīng)從體積、價(jià)格、負(fù)載能力、功能等幾個(gè)方面考慮。應(yīng)根據(jù)外部需要擴(kuò)展電路的數(shù)量和所選單片機(jī)的內(nèi)部資源(空閑地址線的數(shù)量)選擇合適的地址譯碼方法?！　?3)輸入通道的設(shè)計(jì)：輸入通道設(shè)計(jì)包括開關(guān)量和模擬輸
關(guān)鍵字：單片機(jī) I/O

Molex推出通過ODVA 完整合規(guī)測試認(rèn)證 M8 級(jí)別全連通性 IP67 DeviceNet I/O 模塊

Molex推出通過ODVA 完整合規(guī)測試認(rèn)證 M8 級(jí)別全連通性 IP67 DeviceNet I/O 模塊-Molex推出市場上第一種Brad DeviceNet HarshIO M8 模塊，該模塊通過 ODVA 的完整合規(guī)測試并獲得認(rèn)證，針對(duì)電源、I/O 和 DeviceNet 現(xiàn)場總線提供 M8 級(jí)別的全連通性，是一種 IP67 等級(jí)的、獨(dú)一無二的小形狀系數(shù)解決方案，可實(shí)現(xiàn)高密度的機(jī)器上 I/O 連接，適合數(shù)控機(jī)床和機(jī)器人，以及材料加工和裝瓶設(shè)備應(yīng)用。
關(guān)鍵字： molex ip67 i/o

PCB板的ESD

總之，ESD雖然可怕，甚至?xí)韲?yán)重后果，但是，只有保護(hù)好電路上電源和信號(hào)線，那么就能有效的防止ESD的電流流入PCB中。其中，我老大經(jīng)常說的一句“一個(gè)板子的良好接地才是王道”，希望這句話也能給大家?guī)泶蚱铺齑暗男Ч?/li>
關(guān)鍵字： PCB ESD I／O

電路設(shè)計(jì)中的八大誤區(qū)

電路設(shè)計(jì)中的八大誤區(qū)：一這板子的PCB設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧；二，這些總線信號(hào)都用電阻拉一下，感覺放心些；三，CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說；四，這款FPGA還剩這么多門用不完，可盡情發(fā)揮吧；五，這些小芯片的功耗都很低，不用考慮……
關(guān)鍵字：電路設(shè)計(jì) PCB 自動(dòng)布線 I/O口 FPGA

單片機(jī)的鍵盤接口

在開發(fā)單片機(jī)的應(yīng)用系統(tǒng)中，鍵盤接口是最常用的人機(jī)接口。鍵盤按照是否進(jìn)行硬件編碼可分為編碼鍵盤與非編碼鍵盤，PC機(jī)上的鍵盤是典型的編碼鍵盤，而單片機(jī)應(yīng)用系統(tǒng)中的鍵盤一般采用非編碼鍵盤便可滿足需要。
關(guān)鍵字：鍵盤接口 I／O引線單片機(jī)

現(xiàn)場可編程門陣列的供電

FPGA概述　　現(xiàn)場可編程門陣列(FPGA)是一種可編程邏輯器件，由成千上萬個(gè)完全相同的可編程邏輯單元組成，周圍是輸入/輸出單元構(gòu)成的外設(shè)。制造完成后，F(xiàn)PGA可以在工作現(xiàn)場編程，以
關(guān)鍵字： I/O模塊 VCCINT FPGA

MAX II 器件的I/O擴(kuò)展

為了能夠有效地?cái)U(kuò)展標(biāo)準(zhǔn)產(chǎn)品的通用I/O功能，許多系統(tǒng)級(jí)設(shè)計(jì)都必須大量采用低成本I/O引腳。MAX? II 器件靈活的低成本I/O是目前I/O引腳受限ASSP和微控制器的完美補(bǔ)充。
關(guān)鍵字： MAXII I/O擴(kuò)展

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：FPGA在外設(shè)接口實(shí)現(xiàn)方面的優(yōu)勢(shì)

FPGA的一個(gè)重要的應(yīng)用領(lǐng)域就是數(shù)據(jù)采集和接口邏輯設(shè)計(jì)。隨著芯片封裝技術(shù)的提高，現(xiàn)在的FPGA已經(jīng)可以在單位面積上提供更多的I/O管腳資源。
關(guān)鍵字：外設(shè)接口 I/O資源 FPGA

基于ARM和CPLD的橫機(jī)機(jī)頭電路測試系統(tǒng)

為解決電腦橫機(jī)機(jī)頭控制系統(tǒng)信號(hào)的測試可靠性問題,基于低成本、高效率的考慮,研究設(shè)計(jì)了機(jī)頭控制系統(tǒng)電路板的批量測試系統(tǒng)。該系統(tǒng)采用TI公司的LM 3S5R31芯片作為系統(tǒng)的核心部分,通過CPLD進(jìn)行I/O擴(kuò)展及輔助控制,使得系統(tǒng)功能靈活強(qiáng)大。將同一信號(hào)通路中的前后級(jí)元件信號(hào)進(jìn)行編碼,向待測板發(fā)送握手信號(hào)并使之發(fā)送反饋信號(hào),該系統(tǒng)將反饋信號(hào)進(jìn)行采樣并在程序中比較計(jì)算,制作了實(shí)物并進(jìn)行了大量實(shí)驗(yàn)。
關(guān)鍵字：故障測試 I/O擴(kuò)展 CPLD