- 0 引言 統(tǒng)一潮流控制器(Unified Power Flow Con-troller,簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動的設(shè)備,它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時又不至于過負荷。控制系統(tǒng)是UPFC的核
- 關(guān)鍵字:
IP 設(shè)計 控制器 UPFC FPGA 基于
- 毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場需求來決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場推動的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
- 關(guān)鍵字:
探討 規(guī)劃設(shè)計 網(wǎng)絡(luò) 承載 IP
- 摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范,設(shè)計了一款面向步進電機的控制器IP核。該定制IP核采用軟、硬件協(xié)同設(shè)計的方法,功能符合Avalon總線的讀寫傳輸時序,具有完備的步進電機驅(qū)動能力。仿真結(jié)果表明,該IP核具有
- 關(guān)鍵字:
IP 設(shè)計 實現(xiàn) 控制器 電機 Nios II 步進 基于
- 摘要 為降低FPGA實現(xiàn)3電平SVPWM算法的復(fù)雜性,減小SVPWM模塊所占用的資源,文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系,采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現(xiàn)了算法的硬件設(shè)計,并封裝成IP核以方便
- 關(guān)鍵字:
SVPWM Nios Core IP
- 毋庸置疑,現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展,是由業(yè)務(wù)需求和市場需求來決定的,而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)(IP網(wǎng)絡(luò))的發(fā)展歷程,這其中市場推動的痕跡非常明顯:這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù),在九十年代
- 關(guān)鍵字:
分析 規(guī)劃設(shè)計 網(wǎng)絡(luò) 承載 IP
- ATM可以提供空前的可伸縮性和性價比,以及對將來的實時業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系,即LAN和WAN,建立在網(wǎng)絡(luò)層協(xié)議如IP、IPX、AppleTalk等的基礎(chǔ)上,因此,ATM的成功及Internet
- 關(guān)鍵字:
技術(shù) 介紹 兼容 IP 網(wǎng)絡(luò) ATM
- 基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計,1 引言 文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高,IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。一
- 關(guān)鍵字:
FSPLCSOC 模塊 設(shè)計 微處理器 技術(shù) IP 復(fù)用 SOC 基于
- MCUUSB設(shè)備控制器IP核的設(shè)計,摘要:用硬件描述語言verilog HDL設(shè)計實現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡要介紹了設(shè)計的背景,重點對自主研發(fā)的將MCUUSB控制器集成于一個芯片的設(shè)計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
- 關(guān)鍵字:
設(shè)計 IP 控制器 設(shè)備 MCU&USB
- 嵌入式微處理器IP core設(shè)計與分析,摘要:本文在對傳統(tǒng)微控制器進行系統(tǒng)分析的基礎(chǔ)上,提出了一種較好的改進設(shè)計方法?;乇芰藗鹘y(tǒng)微控制器基于累加器的ALU結(jié)構(gòu)及算術(shù)邏輯指令:并在指令執(zhí)行時序上盡量減少指令執(zhí)行所需的時鐘周期。通過仿真驗證證明該設(shè)
- 關(guān)鍵字:
設(shè)計 分析 core IP 微處理器 嵌入式
- 系統(tǒng)總體設(shè)計方案本系統(tǒng)的總體設(shè)計框圖如圖1所示。
圖1 系統(tǒng)框圖
Nios II處理器在SDRAM中開辟幀緩沖(Frame buffer),可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數(shù)據(jù)(640times;480times;2Byt
- 關(guān)鍵字:
IP 驅(qū)動 設(shè)計 LCD TFT 嵌入式 Linux 基于
- 1 引言 隨著芯片集成程度的飛速提高,一個電子系統(tǒng)或分系統(tǒng)可以完全集成在一個芯片上,IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計方式。同時IC設(shè)計能力和EDA工具卻相對落后于半導(dǎo)體工藝技術(shù)的發(fā)
- 關(guān)鍵字:
復(fù)用 技術(shù) 設(shè)計 IP AT90S1200 AVR
- 移動操作SoC接口IP組件設(shè)計, 1 引言
移動操作或移動計算(mobile computing)原是通訊領(lǐng)域的研究方向,隨著數(shù)字無線通信技術(shù)和嵌入式計算技術(shù)的發(fā)展、應(yīng)用與融合,移動操作已逐步成為嵌入式系統(tǒng)中很具發(fā)展?jié)摿Φ囊粋€領(lǐng)域[1]。SoC(Sy
- 關(guān)鍵字:
組件 設(shè)計 IP 接口 操作 SoC 移動
- 擁有軟電話視頻許可的用戶,只需要在桌面電腦上安裝Avaya的IP軟件電話,并且配置一個普通的USB攝像頭,即具備了端到端視頻通信功能。Avaya IP語音通信系統(tǒng)可為使用Avaya IP軟件電話的用戶提供端到端的視頻通信能力。
- 關(guān)鍵字:
視頻 通信技術(shù) 設(shè)計 電話 IP 基于
- 水聲信道匹配基礎(chǔ)研究是建立在水聲學(xué)、海洋物理聲學(xué)以及現(xiàn)代信號處理技術(shù)基礎(chǔ)上的新興研究領(lǐng)域。為滿足研究需要而構(gòu)建的局部海域水聲信道測量平臺(圖 1),能夠?qū)崿F(xiàn)環(huán)境信息和信道參量的系統(tǒng)采集和實時傳遞,對信道
- 關(guān)鍵字:
設(shè)計 策略 系統(tǒng) 網(wǎng)絡(luò)通信 浮標 TCP/IP
ip&介紹
您好,目前還沒有人創(chuàng)建詞條ip&!
歡迎您創(chuàng)建該詞條,闡述對ip&的理解,并與今后在此搜索ip&的朋友們分享。
創(chuàng)建詞條