<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> ise 2024

          FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之:編譯與仿真設(shè)計(jì)工程

          •   6.5 編譯與仿真設(shè)計(jì)工程   編寫(xiě)代碼完成之后,一個(gè)很重要的工作就是驗(yàn)證代碼功能的正確性,這就需要對(duì)代碼進(jìn)行編譯與仿真。編譯主要是為了檢查代碼是否存在語(yǔ)法錯(cuò)誤,仿真主要為了驗(yàn)證代碼實(shí)現(xiàn)的功能是否正確。   編譯和仿真設(shè)計(jì)工程在整個(gè)設(shè)計(jì)中占有很重要的地位。因?yàn)榇a功能不正確或代碼的編寫(xiě)風(fēng)格不好對(duì)后期的設(shè)計(jì)會(huì)有很大的影響,所以需要花很多時(shí)間在設(shè)計(jì)工程的仿真上。   在這一節(jié)中將通過(guò)一個(gè)具體的實(shí)例來(lái)介紹如何對(duì)編譯工程代碼以及如何使用ISE自帶的仿真工具ISE Simulator進(jìn)行仿真。   1.
          • 關(guān)鍵字: FPGA  ISE  

          FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之:創(chuàng)建設(shè)計(jì)工程

          •   6.4 創(chuàng)建設(shè)計(jì)工程   本節(jié)將重點(diǎn)講述如何在ISE下創(chuàng)建一個(gè)新的工程。要完成一個(gè)設(shè)計(jì),第一步要做的就是新建一個(gè)工程。具體創(chuàng)建一個(gè)工程有以下幾個(gè)步驟。   (1)打開(kāi)Project Navigator,啟動(dòng)ISE集成環(huán)境。   ISE的啟動(dòng)請(qǐng)參見(jiàn)6.2節(jié)。   (2)選擇“File”/“New Project”菜單項(xiàng),啟動(dòng)新建工程對(duì)話(huà)框。   會(huì)彈出如圖6.9的對(duì)話(huà)框。   如圖6.9所示,新建工程時(shí)需要設(shè)置工程名稱(chēng)和新建工程的路徑,還要設(shè)置
          • 關(guān)鍵字: FPGA  ISE  

          FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之:ISE軟件的設(shè)計(jì)流程

          •   6.3 ISE軟件的設(shè)計(jì)流程   Xilinx公司的ISE軟件是一套用以開(kāi)發(fā)Xilinx公司的FPGA&CPLD的集成開(kāi)發(fā)軟件,它提供給用戶(hù)一個(gè)從設(shè)計(jì)輸入到綜合、布線、仿真、下載的全套解決方案,并很方便地同其他EDA工具接口。   其中,原理圖輸入用的是第三方軟件ECS;狀態(tài)圖輸入用的是StateCAD;HDL綜合可以使用Xilinx公司開(kāi)發(fā)的XST、Synopsys公司開(kāi)發(fā)的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;測(cè)試激勵(lì)可以是圖
          • 關(guān)鍵字: FPGA  Xilinx  ISE  

          FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之:ISE軟件的安裝與啟動(dòng)

          •   6.2 ISE軟件的安裝與啟動(dòng)   6.2.1 ISE軟件的安裝   ISE的安裝改變了license管理方式,在安裝后并不需要任何license支持,僅僅是在這安裝過(guò)程式中輸入ISE的注冊(cè)序列號(hào)(Register ID)即可。ISE 7.1i安裝啟動(dòng)界面如圖6.1所示。        圖6.1 ISE 7.1i安裝啟動(dòng)界面   安裝ISE時(shí)只需要根據(jù)所選的版本是在PC機(jī)或工作站上,然后根據(jù)軟件的提示安裝即可,這里不做詳細(xì)敘述,只對(duì)安裝的幾個(gè)問(wèn)題進(jìn)行說(shuō)明。   1.環(huán)境變量
          • 關(guān)鍵字: FPGA  ISE  

          FPGA設(shè)計(jì)開(kāi)發(fā)軟件ISE使用技巧之:ISE軟件簡(jiǎn)介

          •   ISE軟件簡(jiǎn)介   Xilinx作為當(dāng)界上最大的FPGA/CPLD生產(chǎn)商之一,長(zhǎng)期以來(lái)一直推動(dòng)著FPGA/CPLD技術(shù)的發(fā)展。其開(kāi)發(fā)的軟件也不斷升級(jí)換代,由早期的Foundation系列逐步發(fā)展到目前的ISE 9.x系列。   ISE是集成綜合環(huán)境的縮寫(xiě),它是Xillinx FPGA/CPLD的綜合性集成設(shè)計(jì)平臺(tái),該平臺(tái)集成了設(shè)計(jì)、輸入、仿真、邏輯綜合、布局布線與實(shí)現(xiàn)、時(shí)序分板、芯片下載與配置、功率分析等幾乎所有設(shè)計(jì)流程所需工具。   ISE系列軟件分為4個(gè)系列:WebPACK、BaseX、Fo
          • 關(guān)鍵字: FPGA  ISE  

          ISE時(shí)序約束筆記2——Global Timing Constraints

          •   問(wèn)題思考   單一的全局約束可以覆蓋多延時(shí)路徑   如果箭頭是待約束路徑,那么什么是路徑終點(diǎn)呢?   所有的寄存器是否有一些共同點(diǎn)呢?        問(wèn)題解答   什么是路徑終點(diǎn)呢?   ——FLOP1,FLOP2,FLOP3,FLOP4,FLOP5。   所有的寄存器是否有一些共同點(diǎn)呢?   ——它們共享一個(gè)時(shí)鐘信號(hào),約束這個(gè)網(wǎng)絡(luò)的時(shí)序可以同時(shí)覆蓋約束這些相關(guān)寄存器間的延時(shí)路徑。   周期約束   周期約束覆蓋由參
          • 關(guān)鍵字: ISE  時(shí)序約束  

          ISE時(shí)序約束筆記1——Global Timing Constraints

          •   時(shí)序約束和你的工程   執(zhí)行工具不會(huì)試圖尋找達(dá)到最快速的布局&布線路徑。——取而代之的是,執(zhí)行工具會(huì)努力達(dá)到你所期望的性能要求。   性能要求和時(shí)序約束相關(guān)——時(shí)許約束通過(guò)將邏輯元件放置的更近一些以縮短布線資源從而改善設(shè)計(jì)性能。   沒(méi)有時(shí)序約束的例子        該工程沒(méi)有時(shí)序約束和管腳分配   ——注意它的管腳和放置   ——該設(shè)計(jì)的系統(tǒng)時(shí)鐘頻率能夠跑到50M
          • 關(guān)鍵字: ISE  時(shí)序約束  

          賽靈思發(fā)布ISE 13.4 設(shè)計(jì)套件

          •    全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司日前宣布推出 ISE 13.4設(shè)計(jì)套件。該設(shè)計(jì)套件可提供對(duì) MicroBlaze 微控制器系統(tǒng) (MCS) 的公共訪問(wèn)功能、面向 28nm 7 系列 FPGA 的全新 RX 裕量分析和調(diào)試功能,以及支持面向 Artix-7 系列和 Virtex -7 XT 器件的部分可重
          • 關(guān)鍵字: Xilinx  FPGA  ISE  

          賽靈思推出ISE 12.3設(shè)計(jì)套件,引入AMBA 4 AXI4 IP 核

          • ?  ISE12.3增強(qiáng)PlanAhead?設(shè)計(jì)與分析控制臺(tái),并進(jìn)一步優(yōu)化功耗,標(biāo)志著支持?AXI4?接口IP的推出,和即插即用FPGA?設(shè)計(jì)的實(shí)現(xiàn)  賽靈思公司(Xilinx,?Inc.?)宣布推出?ISE??12.3設(shè)計(jì)套件,這標(biāo)志著這個(gè)FPGA?行業(yè)領(lǐng)導(dǎo)者針對(duì)片上系統(tǒng)設(shè)計(jì)的互聯(lián)功能模塊,?開(kāi)始推出滿(mǎn)足AMBA??4?AXI4?規(guī)范的IP核,以及用于提高生產(chǎn)力的&
          • 關(guān)鍵字: Xilinx  FPGA  ISE  

          賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)

          • ?  全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標(biāo)準(zhǔn),與前一代產(chǎn)品系列相比功耗降低50%,與競(jìng)爭(zhēng)產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測(cè)試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標(biāo)準(zhǔn)的聯(lián)盟成員的設(shè)計(jì)資源。這
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

          Xilinx宣布推出 ISE 設(shè)計(jì)套件11.3 版本軟件

          • ?  全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司?(Xilinx,?Inc.?)?日前宣布推出?ISE??設(shè)計(jì)套件11.3?版本軟件,為Virtex?-6?HXT?FPGA?設(shè)計(jì)提供支持。Virtex?-6?HXT?FPGA?專(zhuān)為40G/100G?有線通信和數(shù)據(jù)通信而優(yōu)化,為超高帶寬系統(tǒng)的設(shè)計(jì)人員提供線速超過(guò)?11Gbps的串行接口技術(shù)。ISE&nb
          • 關(guān)鍵字: Xilinx  Virtex  ISE  設(shè)計(jì)套件  

          賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布其最新一代Virtex?-6?FPGA系列兼容PCI?Express??2.0標(biāo)準(zhǔn),與前一代產(chǎn)品系列相比功耗降低50%,與競(jìng)爭(zhēng)產(chǎn)品相比性能提高15%。在Virtex-6?FPGA中集成的第二代PCIe?模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG?PCI?Express?2.0版本兼容性與互操作性測(cè)試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標(biāo)準(zhǔn)的聯(lián)盟成員的設(shè)計(jì)資源。這一重大的里程
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  

          ISim你不得不知的技巧

          • 安裝好ISE,系統(tǒng)已經(jīng)自帶了ISim仿真軟件,相比于專(zhuān)業(yè)的仿真軟件Modelsim,ISim是免費(fèi)的,不用編譯庫(kù),小型設(shè)計(jì)仿真速度較快,對(duì)于輕量級(jí)的設(shè)計(jì)應(yīng)該是完全足夠的。Modelsim作為專(zhuān)業(yè)的仿真軟件,具備了ISim的所有功能,同時(shí)還具備了ISim不具備的功能比如波形顯示,任意添加中間變量到波形圖中,數(shù)據(jù)導(dǎo)出等。
          • 關(guān)鍵字: Xilinx  ISim  ISE  自帶仿真  波形文件  

          ISE入門(mén)三部曲

          • 本著方便后來(lái)人,不用那么苦逼的去看英文資料,可以更快的入門(mén),同時(shí)也為了這接近一年的時(shí)間天天寫(xiě)Verilog作結(jié),馬上就要去上一年課了,不用再寫(xiě)代碼,也不用再熬夜咯。為了方便闡述,以一個(gè)簡(jiǎn)單的8路選擇器作為例子。
          • 關(guān)鍵字: ISE  8路選擇器  Verilog  工程建立  入門(mén)  常見(jiàn)錯(cuò)誤  

          基于ISE設(shè)計(jì)提供低功耗FPGA解決方案

          • 從Xilinx公司推出FPGA二十多年來(lái),研發(fā)工作大大提高了FPGA的速度和面積效率,縮小了FPGA與ASIC之間的差距,使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天,功耗日益成為FPGA供應(yīng)商及其客戶(hù)關(guān)注的問(wèn)題。降低FPGA功耗是降低
          • 關(guān)鍵字: FPGA  ISE  低功耗  方案    
          共109條 6/8 |‹ « 1 2 3 4 5 6 7 8 »
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();