<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> lattice

          新的LatticeECP4系列重新定義低成本、低功耗FPGA

          • 2011年11月29日消息, 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今天用宣布推出下一代LatticeECP4?FPGA系列,由其重新定義了低成本,低功耗的中檔FPGA市場,具有6 Gbps的SERDES采用低成本wire-bond封裝,功能強(qiáng)大的DSP塊和具有基于硬IP的通信引擎,適用于成本和功耗敏感的無線、有線、視頻,和計(jì)算市場。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3?系列為基礎(chǔ),為主流客戶提供高級功能,同時保持業(yè)界領(lǐng)先的低功耗和低成本。對于為各種應(yīng)用開發(fā)主流平
          • 關(guān)鍵字: Lattice  FPGA  ECP4  

          萊迪思半導(dǎo)體推出Lattice Diamond 設(shè)計(jì)軟件

          • 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)宣布推出Lattice Diamond 設(shè)計(jì)軟件,針對萊迪思FPGA產(chǎn)品的旗艦設(shè)計(jì)環(huán)境。Lattice Diamond 1.3軟件的用戶將受益于主要的新功能,包括時鐘抖動分析?,F(xiàn)在Lattice Diamond 1.3軟件還集成了萊迪思的PAC- Designer 6.1混合信號設(shè)計(jì)工具,為萊迪思的可編程混合信號Platform Manager 器件提供設(shè)計(jì)支持。
          • 關(guān)鍵字: 萊迪思  Lattice Diamond   

          萊迪思半導(dǎo)體宣布推出印刷版的書“Power 2 You”

          •   萊迪思半導(dǎo)體公司今天宣布推出印刷版的書“Power 2 You”, 針對電路板的電源管理功能,為設(shè)計(jì)人員提供150頁的技術(shù)細(xì)節(jié)和設(shè)計(jì)考慮。作者是Srirama(“Shyam”) Chandra,他是電源管理領(lǐng)域被認(rèn)可的專家,發(fā)表了多篇有關(guān)電源管理的文章。   電源管理的挑戰(zhàn)   現(xiàn)代電路板使用CPU,F(xiàn)PGA和ASIC這樣的超大規(guī)模集成電路,用它們實(shí)施主要的處理功能。這些超大規(guī)模集成電路需要多個安裝在電路板上的電源,并以一個特定的序列打開,還要對故障
          • 關(guān)鍵字: Lattice  電源管理  

          Lattice的另類生存模式

          •   在FPGA行業(yè),Lattice等中小公司為了避免和大型FPGA公司直接競爭,通常推出一些具有差異化的產(chǎn)品,例如在可編程混合信號芯片,使FPGA涉足傳統(tǒng)模擬領(lǐng)地。   為改善電路板的電源與數(shù)字化管理,Lattice于10月12日發(fā)布了Platfrom Manager。該產(chǎn)品已是Lattice電源管理產(chǎn)品的第三代了—Lattice早在2003年推出了第一代產(chǎn)品—Power Manager,主要功能是排序和監(jiān)控;2006年推出Power Manager II,增加了熱插拔、電壓測量、微調(diào)閾度。
          • 關(guān)鍵字: Lattice  FPGA  201011  

          萊迪思半導(dǎo)體與Helion發(fā)布用于視頻安全和監(jiān)控?cái)z像機(jī)的IP核

          •   萊迪思半導(dǎo)體公司(NASDAQ: LSCC)與Helion今天宣布他們已經(jīng)發(fā)布知識產(chǎn)權(quán)(IP)核用于視頻安全和監(jiān)控?cái)z像機(jī)市場。針對LatticeXP2™、LatticeECP2M™和LatticeECP3™FPGA系列,Helion展示了其IONOS流水線型視頻IP和Vesta評估平臺。Helion Vesta評估平臺是一個完全獨(dú)立的平臺,能夠開發(fā)和實(shí)現(xiàn)針對攝像機(jī)系統(tǒng)的圖像流水線技術(shù),尤其是緊湊形式的視頻安全應(yīng)用,如網(wǎng)絡(luò)IP和球型攝像機(jī)。   Helion的Ves
          • 關(guān)鍵字: Lattice  視頻監(jiān)控  視頻安全  IP核  

          用于無線基礎(chǔ)設(shè)備中數(shù)據(jù)轉(zhuǎn)換器和低成本FPGA的JESD204A

          •   引言   隨著人們訂購無線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化,以及更低的便攜式設(shè)備接入因特網(wǎng)的費(fèi)用,使得對于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機(jī)、3G上網(wǎng)本和3G平板電腦是引發(fā)對于無線數(shù)據(jù)服務(wù)和基站容量的爆炸性需求的主要推動力。將性能疊加到現(xiàn)有的無線寬帶設(shè)備,例如:HSPA+和EV-DO(即3G+),已經(jīng)解決了一部分?jǐn)?shù)據(jù)吞吐量的需要,但因?yàn)榉?wù)速度慢,無線服務(wù)供應(yīng)商仍飽受用戶指責(zé),尤其是在大城市中,用戶不滿的情況更加嚴(yán)重。   無線運(yùn)營商有向更高帶寬服務(wù)發(fā)展的計(jì)劃,如:LTE和LTE-A
          • 關(guān)鍵字: Lattice  FPGA  JESD204A  

          Lattice用中檔FPGA實(shí)現(xiàn)多相濾波器

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: Lattice  中檔FPGA  多相濾波器  

          FPGA中的處理器IP概述

          • 在工程設(shè)計(jì)中,如何選擇微處理器核越來越重要,本文對FPGA設(shè)計(jì)中所用的處理器IP核進(jìn)行了探討。LatticeMico32軟核具有技術(shù)上的優(yōu)勢,不僅擁有IP核,還有構(gòu)建平臺的工具。
          • 關(guān)鍵字: Lattice  FPGA  軟核  硬核  處理器IP  201003  

          FPGA的技術(shù)市場特點(diǎn)

          • 本文通過對FPGA行業(yè)主要的市場調(diào)查公司、供應(yīng)商和第三方合作伙伴的訪問,力圖揭示FPGA近期的市場特點(diǎn)及發(fā)展態(tài)勢。
          • 關(guān)鍵字: Xilinx  FPGA  Altera  Actel  Lattice  Altium  Gartner  200911  

          利用可編程邏輯器件實(shí)現(xiàn)靈活的電源管理

          • 電源管理一般是指涉及電路板供電方面的相關(guān)問題。該相關(guān)問題包含:?選擇各種DC-DC轉(zhuǎn)換器為電路板供電...
          • 關(guān)鍵字: PLD  Lattice  FPGA  電源管理  

          SYNPLICITY聯(lián)手LATTICE將項(xiàng)目擴(kuò)展到DSP綜合技術(shù)領(lǐng)域

          •   SYNPLICITY和 LATTICE進(jìn)一步加強(qiáng)合作,日前共同推出了面向 DSP 設(shè)計(jì)的高度優(yōu)化的非專有 ESL 綜合流程技術(shù) Synplify DSP。Synplicity 的 Synplify® DSP 軟件現(xiàn)可支持 LatticeECP2M 和 LatticeXP2 現(xiàn)場可編程門陣列 (FPGA) 器件,從而為航空航天、無線、電信及數(shù)字多媒體應(yīng)用領(lǐng)域的 DSP 算法實(shí)施提供了功能強(qiáng)大的解決方案。   Lattice 公司的市場營銷副總裁 Stan Kop
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  SYNPLICITY  LATTICE  DSP  MCU和嵌入式微處理器  

          Lattice可簡化時鐘網(wǎng)絡(luò)設(shè)計(jì)

          •  Lattice半導(dǎo)體公司為高性能通訊和計(jì)算產(chǎn)品推出第二代零延時時鐘發(fā)生器,它可產(chǎn)生20個時鐘輸出,每個輸出的轉(zhuǎn)換率都可以獨(dú)立編程,提供標(biāo)準(zhǔn)輸入輸出和頻率選擇。ispClock5600A的鎖相環(huán)(PLL)及分隔器系統(tǒng)可從參考輸入綜合多種時鐘頻率。   該發(fā)生器基于非易失系統(tǒng)內(nèi)E2CMOS,與該公司第一代ispClock5600器件兼容,但增加了很多新功能,各種參數(shù)性能也有了顯著改進(jìn)。最大壓控振蕩器(VCO)工作頻率已經(jīng)提升到800MHz。它支持33.33-、100-、133.33-和50MHz時鐘頻率。輸
          • 關(guān)鍵字: Lattice    設(shè)計(jì)  時鐘  網(wǎng)絡(luò)  

          可編程邏輯器件融合CPLD+FPGA最佳特性

          • 可編程邏輯器件融合CPLD+FPGA最佳特性 Lattice(萊迪思)半導(dǎo)體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品,Lattice稱,這種新一代的跨越式可編程邏輯器件支持傳統(tǒng)上由高密度的CPLD或者低容量的FPGA所實(shí)現(xiàn)的應(yīng)用?! ?jù)Lattice現(xiàn)場應(yīng)用支持副總裁Jock Tomlinson介紹,MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時工作,這種特性對于許多CPLD應(yīng)用來說是十分重要的。3.5ns的管腳至管腳的延時使得器件能夠滿足當(dāng)代系統(tǒng)
          • 關(guān)鍵字: Lattice(萊迪思)半導(dǎo)體公司  
          共92條 6/7 |‹ « 1 2 3 4 5 6 7 »

          lattice介紹

            萊迪思(Lattice)半導(dǎo)體公司提供業(yè)界最廣范圍的現(xiàn)場可編程門陣列(FPGA)、可編程邏輯器件(PLD)及其相關(guān)軟件,包括現(xiàn)場可編程系統(tǒng)芯片(FPSC)、復(fù)雜的可編程邏輯器件(CPLD),可編程混合信號產(chǎn)品(ispPAC?)和可編程數(shù)字互連器件(ispGDX?)。萊迪思還提供業(yè)界領(lǐng)先的SERDES產(chǎn)品。 FPGA和PLD是廣泛使用的半導(dǎo)體元件,最終用戶可以將其配置成特定的邏輯電路,從而縮短設(shè) [ 查看詳細(xì) ]
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();