<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> m0

          《Cortex-M0權(quán)威指南》之Cortex-M0編程入門(mén)

          •   嵌入式系統(tǒng)編程入門(mén)  微控制器是如何啟動(dòng)的  為了保存編譯號(hào)的二進(jìn)制程序代碼,大多數(shù)的現(xiàn)代微控制器都會(huì)包含片上flash存儲(chǔ)器。有些微控制器還可能有一個(gè)獨(dú)立的啟動(dòng)ROM,里面裝有Bootloader程序。微控制器啟動(dòng)后,再執(zhí)行flash的用戶(hù)程序前,Bootloader會(huì)首先運(yùn)行?! ≡趶?fù)位流程中,處理器會(huì)取出MSP的初始化值和復(fù)位向量,然后開(kāi)始執(zhí)行復(fù)位處理,這些信息都放在一個(gè)叫做啟動(dòng)代碼的程序文件中。啟動(dòng)代碼中的復(fù)位處理可能還會(huì)旅行初始化的職責(zé),比如時(shí)鐘控制電路和鎖相環(huán)PLL的初始化。有些情況下,系
          • 關(guān)鍵字: Cortex-M0  

          《Cortex-M0權(quán)威指南》之體系結(jié)構(gòu)---異常和中斷

          •   異常會(huì)引起程序控制的變化。在異常發(fā)生時(shí),處理器停止當(dāng)前的任務(wù),轉(zhuǎn)而執(zhí)行異常處理程序,異常處理完成后,會(huì)繼續(xù)執(zhí)行剛才的任務(wù)。異常分為很多種,中斷是其中之一。Cortex-M0處理器最多支持32個(gè)外部中斷(IRQ)和一個(gè)不可屏蔽中斷(NMI),中斷事件的處理叫做中斷服務(wù)程序(ISR),中斷一般由片上的IO口的外部輸入產(chǎn)生(邊沿觸發(fā)和電平觸發(fā))?! ortex-M0處理器上可用的中斷數(shù)量不確定,由廠商決定,最多32個(gè)外部中斷。如果系統(tǒng)的外設(shè)很多,由于中斷數(shù)目有限,多個(gè)中斷源可能使用同一個(gè)中斷連接?! 〕?/li>
          • 關(guān)鍵字: Cortex-M0  中斷  

          《Cortex-M0權(quán)威指南》之體系結(jié)構(gòu)---嵌套中斷控制器(NVIC)

          •   為了管理中斷請(qǐng)求的優(yōu)先級(jí)并處理其他異常,Cortex-M0處理器內(nèi)置了嵌套中斷控制器(NVIC)。NVIC的一些可編程控制器控制著中斷管理功能,這些寄存器被映射到系統(tǒng)地址空間里,它們所處的區(qū)域被稱(chēng)為系統(tǒng)控制空間(SCS)?! VIC有以下特性:  靈活的中斷管理;  支持嵌套中斷;  向量化的異常入口  中斷屏蔽  靈活的中斷管理  Cortex-M0處理器中,每一個(gè)外部中斷都可以被使能或者禁止,并且可以被設(shè)置為掛起狀態(tài)或者清除狀態(tài)。處理器的中斷可以是信號(hào)級(jí)的(在中斷服務(wù)程序清除中斷請(qǐng)求以前,外設(shè)的
          • 關(guān)鍵字: Cortex-M0  NVIC  

          《Cortex-M0權(quán)威指南》之體系結(jié)構(gòu)---??臻g操作

          •   棧空間作為一種存儲(chǔ)器使用機(jī)制,是“先入先出”的結(jié)構(gòu),在系統(tǒng)空間中用作臨時(shí)數(shù)據(jù)的存儲(chǔ)。棧空間操作的關(guān)鍵之一為棧指針寄存器,每次執(zhí)行棧操作時(shí),棧指針的內(nèi)容會(huì)自動(dòng)移動(dòng)。在M0處理器中,棧指針為R13(SP),而且物理上存在兩個(gè)棧指針,MSP,PSP,但每次只會(huì)使用一個(gè),由CONTROL寄存器以及處理器的運(yùn)行狀態(tài)決定?! ∠驐V写嫒霐?shù)據(jù)叫“壓?!?使用PUSH指令),回復(fù)數(shù)據(jù)叫“出棧”(使用POP指令)。根據(jù)架構(gòu)不同,有些處理器壓棧后地址增加,有些地址減小。Cortex-M0操作基于“滿(mǎn)遞減”的棧模型,意味著
          • 關(guān)鍵字: Cortex-M0  寄存器  

          《Cortex-M0權(quán)威指南》之體系結(jié)構(gòu)---存儲(chǔ)器系統(tǒng)

          •   Cortex-M0處理器為32位處理器,所以具有最大4G的尋址空間。在體系結(jié)構(gòu)上,存儲(chǔ)器空間被劃分位一系列的區(qū)域,每個(gè)區(qū)域都有推薦的用途,以提高不同設(shè)備間的可移植性?! 0處理器內(nèi)置了各種不見(jiàn),例如NVIC和一些調(diào)試部件,它們都被映射到系統(tǒng)空間的固定地址上。因此所有基于M0的設(shè)備在中斷控制和調(diào)試方面,都由相同的編程模式。這種處理有利于軟件移植,也方便調(diào)試工具提供商位M0的微控制器和片上系統(tǒng)SOC提供開(kāi)發(fā)調(diào)試方案。   Cortex-M0支持大端和小端操作,使用相應(yīng)的配置即可選擇,但已經(jīng)成型
          • 關(guān)鍵字: 存儲(chǔ)器  Cortex-M0  

          《Cortex-M0權(quán)威指南》之體系結(jié)構(gòu)---系統(tǒng)模型

          •   Cortex-M0體系結(jié)構(gòu)包括:系統(tǒng)模型、存儲(chǔ)器映射、異常中斷。這篇文章主要講解Cortex-M0的系統(tǒng)模型?! 〔僮髂J胶蜖顟B(tài)        如上圖所示,Cortex-M0包括兩種操作模式和兩種狀態(tài)  Thumb狀態(tài)(Thumb state)  處理模式  線(xiàn)程模式  調(diào)試狀態(tài)  處理器啟動(dòng)后處于Thumb狀態(tài),在這種狀態(tài)下,處理器可以處于線(xiàn)程模式和處理模式,線(xiàn)程模式時(shí)執(zhí)行普通代碼,處理模式時(shí)執(zhí)行異常處理。線(xiàn)程模式和處理模式的系統(tǒng)模型幾乎一模一樣,唯一的不同
          • 關(guān)鍵字: Cortex-M0  Thumb  

          《Cortex-M0權(quán)威指南》之Cortex-M0技術(shù)綜述

          •   Cortex-M0 處理器簡(jiǎn)介  1. Cortex-M0 處理器基于馮諾依曼架構(gòu)(單總線(xiàn)接口),使用32位精簡(jiǎn)指令集(RISC),該指令集被稱(chēng)為T(mén)humb指令集。與之前相比,新的指令集增加了幾條ARMv6架構(gòu)的指令,并且加入了eThumb-2指令集的部分指令。Thumb-2技術(shù)擴(kuò)展了Thumb的應(yīng)用,允許所有的操作都可以在同一種CPU狀態(tài)下執(zhí)行。Thumb指令集既包括16位指令,也包括32位指令。C編譯器生成的指令大部分是16位的,當(dāng)16位的指令無(wú)法實(shí)現(xiàn)所需要的操作時(shí),
          • 關(guān)鍵字: Cortex-M0  

          《Cortex-M0權(quán)威指南》之緒論

          •   1.1 為什么要選擇Cortex-M0  為了滿(mǎn)足現(xiàn)代超低功耗微控制器和混合信號(hào)設(shè)備的需要,ARM推出了Cortex-M0處理器。Cortex-M0在保持低功耗,延長(zhǎng)電池壽命的同時(shí),還提高了運(yùn)行效率?! ortex-M0優(yōu)點(diǎn)  能耗效率高  代碼密度高  使用了基于thumb2指令集,  代碼密度高,節(jié)省flash空間。由于在整機(jī)功耗中,flash曹祖哦的占比很大,所以這樣既節(jié)省了成本,也能降低功耗?! ∫子谑褂谩 ∵m合使用C語(yǔ)言,被多編譯器支持  指令集只有56個(gè)指令,學(xué)習(xí)匯編很簡(jiǎn)單  
          • 關(guān)鍵字: Cortex-M0  ARM  

          物聯(lián)網(wǎng)技術(shù)的嵌入式礦下環(huán)境監(jiān)測(cè)系統(tǒng)設(shè)計(jì)

          • 闡述了一個(gè)基于物聯(lián)網(wǎng)技術(shù)的礦下環(huán)境監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)方案。該系統(tǒng)依賴(lài)于嵌入式Linux、ZigBee短程通信,WEB服務(wù)器構(gòu)建、RFID等相關(guān)技術(shù),實(shí)現(xiàn)了井下環(huán)境各項(xiàng)數(shù)據(jù)的遠(yuǎn)程監(jiān)測(cè)、集中管理,并通過(guò)RFID技術(shù)實(shí)現(xiàn)井下工作人員的定位和跟蹤。它是一個(gè)完善的礦井安全預(yù)警、人員信息管理的遠(yuǎn)程監(jiān)控管理系統(tǒng),可為煤礦企業(yè)的安全生產(chǎn)、管理者制定科學(xué)決策提供有效依據(jù)。
          • 關(guān)鍵字: ZigBee  Cortex―M0  Cortex―A8  ARM  Linux  

          ARM Cortex―M0/M0+單片機(jī)的指針變量替換方法

          • ARM Cortex―M0/M0+單片機(jī)的指針變量替換方法, 摘要:32位ARM Cortex-M0/M0+內(nèi)核定位于“全面替代”各類(lèi)8/16位微控制器(MCU)內(nèi)核,其硬件設(shè)計(jì)支持使用16位短指針變量。目前主流的ARM編譯器僅使用32位長(zhǎng)指針變量,這對(duì)于資源有限的MCU來(lái)說(shuō)十分浪費(fèi)。為
          • 關(guān)鍵字: 指針替換  Cortex―M0/M0+  Kinetis L25  μC/OS―II  RAM  

          恩智浦推出低成本Cortex-M0微控制器

          • 恩智浦半導(dǎo)體(NXP Semiconductors)日前宣布,旗下基于ARM Cortex-M0的LPC1100微控制器系列產(chǎn)品將于12月分銷(xiāo)上市。恩智浦LPC1100是市場(chǎng)上定價(jià)最低的32位微控制器
          • 關(guān)鍵字: NXP  Cortex-M0  LPC1100  微處理器   

          賽普拉斯推出全球最靈活的單芯片ARM Cortex-M0解決方案

          •   賽普拉斯半導(dǎo)體公司今日推出其PSoC? 4可編程片上系統(tǒng)架構(gòu)的一個(gè)新系列。全新的PSoC 4 L系列是業(yè)內(nèi)集成度最高的單芯片解決方案,搭載32位ARM?-Cortex?-M0內(nèi)核、256KB閃存、98個(gè)通用I/O、33個(gè)可編程模擬與數(shù)字模塊、1個(gè)USB設(shè)備控制器和1個(gè)控制局域網(wǎng)(CAN)接口。PSoC 4 L系列借助于PSoC 架構(gòu)的靈活性解決了產(chǎn)品變更問(wèn)題,利用賽普拉斯業(yè)界領(lǐng)先的CapSense?電容觸摸感應(yīng)技術(shù)實(shí)現(xiàn)了可靠美觀的用戶(hù)界面,因
          • 關(guān)鍵字: 賽普拉斯  Cortex-M0  

          協(xié)作,創(chuàng)新,騰飛:慶祝ARM 創(chuàng)立25周年

          •   1990年11月27日,Advanced RISC Machines (ARM)從 Acorn 和 Apple Computer的合資公司中拆分出來(lái),開(kāi)始展開(kāi)今日主載全球智能裝置微處理器架構(gòu)的新旅程。隨后的25年里,基于ARM架構(gòu)的芯片全球出貨量超過(guò)750億,應(yīng)用范圍覆蓋傳感器、智能手機(jī)及服務(wù)器,成為全球先進(jìn)數(shù)字產(chǎn)品的核心?! RM始終專(zhuān)注于實(shí)現(xiàn)智能互聯(lián)未來(lái)的技術(shù)發(fā)展和投資,值此25周年之際,我們希望借著回顧走過(guò)的歲月, 
          • 關(guān)鍵字: ARM  Cortex-M0  

          上海海爾:愿成為能源互聯(lián)網(wǎng)的領(lǐng)導(dǎo)者

          • 本文通過(guò)介紹中國(guó)MCU的技術(shù)和市場(chǎng)特點(diǎn),著重分析上海海爾在芯片設(shè)計(jì)領(lǐng)域發(fā)展,并分享其成功經(jīng)驗(yàn),供中國(guó)芯企業(yè)參考。
          • 關(guān)鍵字: MCU  ARM Cortex-M0  智能硬件  能源互聯(lián)網(wǎng)  201507  

          基于PSoC4的BLDC電機(jī)控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

          •   1. 引言   Cypress在2013年推出了可編程片上系統(tǒng)PSoC(Programmable System on Chip)家族的最新產(chǎn)品PSoC4,采用ARM Cortex-M0作為處理核心。PSoC4完全繼承了PSoC芯片家族本身的高度可編程的靈活性,并融合了Cortex-M0高性?xún)r(jià)比的處理器核架構(gòu),使得PSoC4系列產(chǎn)品成為一個(gè)具有高度可擴(kuò)展性的處理器平臺(tái),在性?xún)r(jià)比、功耗等方面優(yōu)勢(shì)顯著。更值得一提的是,PSoC4針對(duì)電機(jī)控制提供了完整和極具特色的片內(nèi)資源,因此工程師在PSoC4上開(kāi)發(fā)電機(jī)控
          • 關(guān)鍵字: Cypress  PSoC  Cortex-M0  BLDC  
          共52條 2/4 « 1 2 3 4 »

          m0介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條m0!
          歡迎您創(chuàng)建該詞條,闡述對(duì)m0的理解,并與今后在此搜索m0的朋友們分享。    創(chuàng)建詞條

          相關(guān)主題

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();