max+plusⅡ 文章 進入max+plusⅡ技術(shù)社區(qū)
獨特的功能——只有MAX II CPLD能夠提供
- MAX? II CPLD 體系結(jié)構(gòu)中兩個獨特的功能是其他 CPLD 所不具有的：內(nèi)部振蕩器和 8 Kbits 非易失用戶閃存 ( 請參考圖 1) 。
- 關(guān)鍵字： MAX?II 體系結(jié)構(gòu) CPLD 獨特功能
基于CPLD/FPGA的出租車計費系統(tǒng)
- 介紹了出租車計費器系統(tǒng)的組成及工作原理，簡述了在EDA平臺上用單片CPLD器件構(gòu)成該數(shù)字系統(tǒng)的設(shè)計思想和實現(xiàn)過程。論述了車型調(diào)整模塊、計程模塊、計費模塊、譯碼動態(tài)掃描模塊等的設(shè)計方法與技巧。
- 關(guān)鍵字： CPLD／PPGA 硬件描述語言 出租車計費器 MAX+PLUS軟件 數(shù)字系統(tǒng)
FPGA設(shè)計開發(fā)軟件Quartus II的使用技巧之：Quartus II軟件基礎(chǔ)介紹
- Quartus II設(shè)計軟件是Altera提供的完整的多平臺設(shè)計環(huán)境，能夠直接滿足特定設(shè)計需要，為可編程芯片系統(tǒng)（SOPC）提供全面的設(shè)計環(huán)境。Quartus II軟件含有FPGA和CPLD設(shè)計所有階段的解決方案。
- 關(guān)鍵字： QuartusII Max+PlusII FPGA
MAX1226/MAX1228/MAX1230串行12位模數(shù)轉(zhuǎn)換器(ADC)簡介
- MAX1226/MAX1228/MAX1230是串行12位模數(shù)轉(zhuǎn)換器(ADC)，內(nèi)置基準和溫度傳感器。這些器件具有片內(nèi)FIFO、掃描模式、內(nèi)部時鐘模式，內(nèi)部平均和AutoShutdowntrade;等特性。采用外部時鐘，其最高采樣速率可達300ksps。MAX1
- 關(guān)鍵字： MAX
Altera增強MAX II系列，進一步拓展其CPLD應(yīng)用
- Altera公司宣布，提供工業(yè)級溫度范圍以及功耗更低的MAX IIZ器件，從而進一步增強了MAX IIreg; CPLD系列。MAX IIZ CPLD完美的結(jié)合了邏輯密度、I/O和小外形封裝，靜態(tài)功耗降低了55%，非常適合低成本和低功耗應(yīng)用。這
- 關(guān)鍵字： Altera MAX II CPLD應(yīng)用
為MAX16046 EEPROM可編程系統(tǒng)管理器增加自動重啟功能
- 引言 系統(tǒng)重啟功能對于有些應(yīng)用非常實用，例如，無法提供復(fù)位的主控制器。本文介紹了一個在基于非易失(NV)故障寄存器的可編程系統(tǒng)管理器中產(chǎn)生簡單自動重啟操作的有效方案。在系統(tǒng)管理器中增加一個小器件，即可按照
- 關(guān)鍵字： EEPROM MAX 可編程系統(tǒng)
Mouser供貨Terasic MAX 10 Nios II嵌入式評估板
- 貿(mào)澤電子(Mouser Electronics) 即日起開始分銷Terasic Technologies的 MAX® 10 Nios® II嵌入式評估套件 (NEEK)。此評估套件支持測試和開發(fā)Altera® MAX 10非易失性現(xiàn)場可編程門陣列 (FPGA)，這一非常全面的設(shè)計環(huán)境為嵌入式開發(fā)人員提供了建立基于處理的系統(tǒng)所需的一切。套件允許開發(fā)人員根據(jù)其特定需求快速定制處理器和IP，而軟件不會受限于處理器的固定功能集。 Mouser分銷的Terasic MAX 10
- 關(guān)鍵字： Mouser MAX 10
Altera宣布可立即提供下一代非易失MAX 10 FPGA和評估套件
- Altera公司今天宣布開始提供非易失MAX® 10 FPGA，這是Altera第10代系列產(chǎn)品中的最新型號。使用TSMC的55 nm嵌入式閃存工藝技術(shù)，MAX 10 FPGA這一革命性的非易失FPGA在小外形封裝、低成本和瞬時接通可編程邏輯器件封裝中包含了雙配置閃存、模擬和嵌入式處理功能。MAX 10 FPGA現(xiàn)在已經(jīng)開始發(fā)售，由多種設(shè)計解決方案提供支持，這些方案加速了系統(tǒng)開發(fā)，包括Quartus® II軟件、評估套件、設(shè)計實例，以及通過Altera設(shè)計服務(wù)網(wǎng)絡(luò)(DSN)提供的設(shè)計服
- 關(guān)鍵字： Altera FPGA MAX 10
max+plusⅡ介紹
您好，目前還沒有人創(chuàng)建詞條max+plusⅡ!
歡迎您創(chuàng)建該詞條，闡述對max+plusⅡ的理解，并與今后在此搜索max+plusⅡ的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對max+plusⅡ的理解，并與今后在此搜索max+plusⅡ的朋友們分享。 創(chuàng)建詞條
max+plusⅡ相關(guān)帖子
max+plusⅡ資料下載
max+plusⅡ?qū)谖恼?/h2>
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473