npu ip 文章 進入npu ip技術社區(qū)
Cadence推出面向硅設計的全新Neo NPU IP和NeuroWeave SDK,加速設備端和邊緣AI性能及效率
- ●? ?Neo NPU可有效地處理來自任何主處理器的負載，單核可從 8 GOPS 擴展到 80 TOPS，多核可擴展到數百 TOPS●? ?AI IP可提供業(yè)界領先的 AI 性能和能效比，實現最佳 PPA 結果和性價比●? ?面向廣泛的設備端和邊緣應用，包括智能傳感器、物聯網、音頻/視覺、耳戴/可穿戴設備、移動視覺/語音 AI、AR/VR 和 ADAS●? ?全面、通用的 NeuroWeave SDK 可通過廣泛的 Caden
- 關鍵字： Cadence Neo NPU IP NeuroWeave SDK
任意網絡上的任意媒體(第5篇)—— Dante
- 在《任意網絡上的任意媒體》系列的開篇中，我們探討了 AV-over-IP 以及業(yè)界多大程度上開始以某種形式采用它。這種采用見于企業(yè)、高等教育、廣播和直播活動等廣泛市場。每個系統(tǒng)都有著不同的需求，而這些不同需求可能會使設置過程變得復雜、耗時且成本高昂。這正是 AMD 合作伙伴 Audinate 推出其 Dante 產品線的價值所在。該產品易于集成和使用的特點令音視頻系統(tǒng)的設置和安裝變得簡單。圖1 Dante Brooklyn 3 模塊（來源：Audinate）Dante助力滿足您的網絡需求部署傳統(tǒng)音視頻系統(tǒng)
- 關鍵字： 任意媒體 Dante AMD AV-over-IP
CEVA推出增強型NeuPro-M NPU IP系列，大力推動生成式AI
- 全球領先的無線連接、智能感知技術及定制SoC解決方案的授權許可廠商CEVA, Inc. (納斯達克股票代碼： CEVA)宣布推出增強型NeuPro-M NPU系列，以業(yè)界領先的性能和能效滿足下一代生成式人工智能(Generative AI)的處理需求，適用于從云端到邊緣的各類別的人工智能推理工作負載。NeuPro-M NPU架構和工具經過重新設計，除支持CNN和其他神經網絡外，還支持transformer網絡，并支持未來的機器學習推理模型，因而能夠在通信網關、光連接網絡、汽車、筆記本電腦和平板電腦、AR/
- 關鍵字： CEVA NPU IP 生成式人工智能 Generative AI
全新Arm IP Explorer平臺助力SoC架構師與設計廠商加速IP選擇
- Arm 推出全新 Arm IP Explorer 平臺，該平臺是一套由 Arm 提供的云平臺服務，旨在為基于 Arm 架構設計系統(tǒng)的硬件工程師與 SoC 架構師，加速其 IP 選擇和 SoC 設計，為 IP 選擇流程帶來躍階式的效率提升，進而有效提高其開發(fā)和生產效率。為了加快產品推向市場，搶占商機，能在 SoC 設計流程的任一環(huán)節(jié)中提速都至關重要。Arm全新推出的 Arm IP Explorer 在針對用戶選擇 IP 的痛點進行流程優(yōu)化，通過探索、設計和分享三方面的多樣功能達到效率提升?！?nbsp;&n
- 關鍵字： Arm IP Explorer
Dolphin Design推出用于聲音分類的創(chuàng)新IP,可減少99%的功耗
- Dolphin Design是提供電源管理、音頻和處理器以及ASIC設計服務的半導體IP解決方案的領導者，今天宣布推出WhisperExtractor，這是一個改變游戲規(guī)則的混合信號IP，用于支持語音和音頻的SoC。WhisperExtractor IP能夠以μW級別的功耗實現語音和聲音分類，為突破性的在線語音用戶界面和在線聲音檢測鋪平道路。該IP增強了旨在實現關鍵詞識別（KWS）、自動語音識別（ASR）、自然語言處理（NLP）或智能安全攝像頭等電池供電的高能效聲音分類應用。WhisperExtracto
- 關鍵字： Dolphin Design 聲音分類 IP
Dolphin Design推出用于聲音分類的創(chuàng)新IP，可減少99%的功耗
- 2023年6月28日，格勒諾布爾。Dolphin Design是提供電源管理、音頻和處理器以及ASIC設計服務的半導體IP解決方案的領導者，今天宣布推出WhisperExtractor，這是一個改變游戲規(guī)則的混合信號IP，用于支持語音和音頻的SoC。WhisperExtractor IP能夠以μW級別的功耗實現語音和聲音分類，為突破性的在線語音用戶界面和在線聲音檢測鋪平道路。該IP增強了旨在實現關鍵詞識別（KWS）、自動語音識別（ASR）、自然語言處理（NLP）或智能安全攝像頭等電池供電的高能效聲音分類應
- 關鍵字： Dolphin Design 聲音分類 IP
CEVA將在上海世界移動通信大會展示消費類電子用芯片和軟件IP
- 全球領先的無線連接和智能感知技術及共創(chuàng)解決方案的授權許可廠商CEVA, Inc.（納斯達克股票代碼：CEVA）參加2023年6月28至30日在上海舉辦的世界移動通信大會。在這次展會上，CEVA團隊將與SoC和OEM客戶面對面溝通交流，探討最新的技術創(chuàng)新，并介紹如何充分利用CEVA IP開發(fā)無線連接和智能感知應用以實現產品設計目標。 CEVA將在行政會議室展示用于邊緣AI、5G、計算機視覺、空間音頻(spatial-audio)和物聯網連接的最新解決方案，包括： ● 邊緣AI推
- 關鍵字： CEVA 上海世界移動通信大會 IP
愛芯元智AX650N成Transformer最佳落地平臺
- 近來，ChatGPT成為社會各界關注的焦點。從技術領域看，ChatGPT的爆發(fā)是深度學習領域演進、發(fā)展和突破的結果，其背后代表著Transformer結構下的大模型技術的飛速進展。因此，如何在端側、邊緣側高效部署Transformer也成為用戶選擇平臺的核心考量。2023年3月，愛芯元智推出了第三代高算力、高能效比的SoC芯片——AX650N，依托其在高性能、高精度、易部署、低功耗等方面的優(yōu)異表現，AX650N受到越來越多有大模型部署需求用戶的青睞，并且先人一步成為Transformer端側、邊緣側落地平
- 關鍵字： 愛芯元智 Transformer NPU
Cadence發(fā)布面向TSMC 3nm工藝的112G-ELR SerDes IP展示
- 3nm 時代來臨了！Cadence 在 2023 年 TSMC 北美技術研討會期間發(fā)布了面向臺積電 3nm 工藝（N3E）的 112G 超長距離（112G-ELR）SerDes IP 展示，這是 Cadence 112G-ELR SerDes IP 系列產品的新成員。在后摩爾時代的趨勢下，FinFET 晶體管的體積在 TSMC 3nm 工藝下進一步縮小，進一步采用系統(tǒng)級封裝設計（SiP）。通過結合工藝技術的優(yōu)勢與 Cadence 業(yè)界領先的數字信號處理（DSP）SerDes 架構，全新的 112G-ELR
- 關鍵字： Cadence TSMC 3nm工藝 SerDes IP
npu ip介紹
您好，目前還沒有人創(chuàng)建詞條npu ip!
歡迎您創(chuàng)建該詞條，闡述對npu ip的理解，并與今后在此搜索npu ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對npu ip的理解，并與今后在此搜索npu ip的朋友們分享。 創(chuàng)建詞條
npu ip相關帖子
npu ip資料下載
npu ip專欄文章
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473