<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> pcie

          安捷倫推出PCI Express 3.0接收機(jī)特性測試解決方案

          • 安捷倫科技公司(NYSE:A)在 DesignCon上展示增強(qiáng)的PCI Express? 3.0 接收機(jī)特性測試解決方案。
          • 關(guān)鍵字: 安捷倫  測試儀  PCIe  

          PCIE 3.0 的接收機(jī)物理層測試方案

          • 一、接收機(jī)測試及環(huán)回工作模式(Loopback ) 隨著信號速率的不斷提升,只對高速信號的發(fā)送端物理層測試已經(jīng)不能夠完全反應(yīng)系統(tǒng)的特性,因此接收機(jī)測試也已成為了高速信號的必測項目,尤其是對于信號速率高于5Gbps 以
          • 關(guān)鍵字: PCIE  3.0  接收機(jī)  測試方案    

          PCIE 3.0的動態(tài)均衡測試挑戰(zhàn)

          • 一、PCIE 3.0中使用的動態(tài)均衡概念因為PCIE 3.0信號的速率可以達(dá)到8Gb/s,而且鏈路通道走線也可能會很長,這可能會導(dǎo)致高速信號衰減過大,在接收端無法得到張開的眼圖。因此在PCIE 3.0的Tx和Rx端均使用了均衡設(shè)置,以
          • 關(guān)鍵字: PCIE  3.0  動態(tài)均衡  測試    

          PCIE 3.0的發(fā)射機(jī)物理層測試

          • 一、PCIE 3.0與 PCIE 2.0PCIE 3.0相對于它的前一代PCIE 2.0的最主要的一個區(qū)別是速率由5GT/s提升到了8GT/s。為了保證數(shù)據(jù)傳輸密度和直流平衡以及時鐘恢復(fù),PCIE 2.0中使用了8B/10B編碼,即將每8位有效數(shù)據(jù)編碼為10位
          • 關(guān)鍵字: PCIE  3.0  發(fā)射機(jī)  物理層測試    

          RapidIO的應(yīng)用與未來

          •   在嵌入式設(shè)計中,RapidIO是一個重要的、并得到廣泛應(yīng)用的接口標(biāo)準(zhǔn)。帶著對RapidIO的技術(shù)本身及其未來前景的疑問,筆者借RTA年會的機(jī)會專訪了據(jù)RapidIO行業(yè)協(xié)會創(chuàng)始人兼執(zhí)行董事Sam Fuller先生。 RapidIO行業(yè)協(xié)會創(chuàng)始人兼執(zhí)行董事Sam Fuller先生   RapidIO行業(yè)協(xié)會誕生于2000年,其主要目標(biāo)是為嵌入式系統(tǒng)開發(fā)可靠的、 高性能、 基于包交換的互連技術(shù),2001年正式發(fā)表了第一代RapidIO基本規(guī)范,到現(xiàn)在已發(fā)布RapidIO 2.2正式規(guī)范,第三的規(guī)范
          • 關(guān)鍵字: RapidIO  IDT  PCIe  

          安森美推出新時鐘及數(shù)據(jù)、開關(guān)及保護(hù)器件

          • 應(yīng)用于高能效電子產(chǎn)品的首要高性能硅方案供應(yīng)商安森美半導(dǎo)體(ON Semiconductor,美國納斯達(dá)克上市代號:ONNN)推出一系列新元器件,大幅增強(qiáng)公司用于路由器、服務(wù)器、網(wǎng)絡(luò)設(shè)備及自動測試設(shè)備(ATE)等通信系統(tǒng)之外圍元件高速互連PCI Express(簡稱PCIe)應(yīng)用的產(chǎn)品陣容。
          • 關(guān)鍵字: 安森美保護(hù)器件  PCIe  

          基于Wishbone和端點IP的PCIE接口設(shè)計

          • 摘要:介紹了FPGA內(nèi)嵌的PCI Express硬核端點模塊和Wishbone片上總線規(guī)范。應(yīng)用VHDL語言,編程實現(xiàn)了Wishbone總線的主從端口,以及TLP包的編碼和解碼功能。在FPGA上運行程序并使用Chipscope測試時序波形,驗證了接口數(shù)
          • 關(guān)鍵字: Wishbone  PCIE  接口設(shè)計    

          彪悍!英特爾PCIe SSD 910拆解[大圖]

          • 各位關(guān)注SSD的話,相比還記得此前我們介紹過IDF2012大會上,英特爾推出的PCI-E固態(tài)盤910系列產(chǎn)品。此次,我們將為大家重點介紹容量為800GB的SSD 910產(chǎn)品。
          • 關(guān)鍵字: 英特爾  PCIe  SSD  910  

          基于PCIe總線的航空視頻采集記錄系統(tǒng)的設(shè)計

          • 摘要:PCIe總線不僅硬件接口簡單,軟件和PCI總線完全兼容,而且傳輸速度數(shù)十倍于PCI總線。針對載機(jī)任務(wù)系統(tǒng)實時視頻采集記錄的需求,設(shè)計了一種基于PCIe總線的航空視頻采集記錄系統(tǒng),利用現(xiàn)場可編程邏輯器件(FPGA)實
          • 關(guān)鍵字: 記錄  系統(tǒng)  設(shè)計  采集  視頻  PCIe  總線  航空  基于  

          Silicon Labs公司推出PCI Express定時芯片

          • 高性能模擬與混合信號IC領(lǐng)導(dǎo)廠商Silicon Laboratories (芯科實驗室有限公司, NASDAQ: SLAB)今日宣布擴(kuò)展其PCI Express(PCIe)時鐘發(fā)生器和時鐘緩沖器產(chǎn)品組合,為業(yè)界提供范圍最廣的時鐘解決方案,以滿足PCIe Gen 1/2/3標(biāo)準(zhǔn)的嚴(yán)格要求。Silicon Labs擴(kuò)展的PCIe定時產(chǎn)品組合包括現(xiàn)用Si5214x時鐘發(fā)生器和Si5315x時鐘緩沖器,此兩款產(chǎn)品針對功耗和成本敏感型PCIe應(yīng)用;同時還包括針對FPGA和SoC設(shè)計應(yīng)用的Si5335網(wǎng)絡(luò)定制時鐘發(fā)生
          • 關(guān)鍵字: Silicon  芯片  PCIe  

          NI發(fā)布基于NI RIO技術(shù)的全新視覺與運動控制硬件

          • 美國國家儀器有限公司(National Instruments,簡稱NI)近日為NI可重復(fù)配置I/O(RIO)技術(shù)推出兩項全新的補(bǔ)充技術(shù),包括用于高級嵌入式視覺應(yīng)用的可重復(fù)配置的Camera Link圖像采集卡,和用于NI CompactRIO平臺的運動控制模塊。NI PCIe-1473R圖像采集卡是一塊基于PC技術(shù)的嵌入式視覺板卡,將現(xiàn)場可編程門陣列(FPGA)和Camera Link接口結(jié)合,幫助工程師創(chuàng)建高性能嵌入式成像和檢測應(yīng)用。NI 9502 無刷伺服驅(qū)動C系列模塊可讓工程??師直接在可重復(fù)配置
          • 關(guān)鍵字: NI  RIO  NI PCIe-1473R  NI 9502   

          基于PCIE/104總線的高速數(shù)據(jù)接口設(shè)計

          • 基于PCIE/104總線的高速數(shù)據(jù)接口設(shè)計,摘要:PC/104作為一種工業(yè)嵌入式的總線標(biāo)準(zhǔn),由于其小尺寸結(jié)構(gòu)、低功耗,以及軟件通用性而被廣泛用于航空航天、工業(yè)控制等領(lǐng)域。這里主要介紹了下一代總線技術(shù)PCIE總線在PC/104標(biāo)準(zhǔn)下的應(yīng)用。闡述了數(shù)據(jù)接口卡的系
          • 關(guān)鍵字: 接口  設(shè)計  數(shù)據(jù)  高速  PCIE  總線  基于  

          基于PEX8311 PCIE總線的高速圖像采集系統(tǒng)設(shè)計

          • 摘要:針對傳統(tǒng)PCI總線帶寬低,不能傳輸高速視頻信號的缺陷,設(shè)計了使用芯片PEX8311為PCIExpress橋接芯片,采集傳輸CamLink接口相機(jī)圖像的硬件系統(tǒng)。對PEX8311芯片的特點及其工作模式,以及用狀態(tài)機(jī)在FPGA中實現(xiàn)對PE
          • 關(guān)鍵字: 8311  PCIE  PEX  總線    

          NS推出全新第三代PCIe中繼器

          • 美國國家半導(dǎo)體公司(National Semiconductor Corp.)(美國紐約證券交易所上市代碼:NSM)宣布推出一系列全新的第三代(8Gbps)PCI Express? (PCIe)中繼器,它實現(xiàn)了無與倫比的信號調(diào)節(jié)性能且功耗極低,因此特別適用于數(shù)據(jù)中心服務(wù)器和存儲系統(tǒng)。如欲觀看該系列中繼器的視頻演示,可登錄http://bit.ly/DS80PCI402網(wǎng)頁瀏覽。
          • 關(guān)鍵字: NS  PCIe  

          針對I/O模塊以SUMIT堆棧擴(kuò)充規(guī)格設(shè)計概論

          • ???????? SUMIT簡介   對新產(chǎn)品的設(shè)計,SUMIT的中心思想就是提供設(shè)計者一個可堆棧又可擴(kuò)充式的規(guī)格。在相同的小尺寸平臺上,SUMIT的信號包含最先進(jìn)的串行信號以及傳統(tǒng)的I/O擴(kuò)充bus。SUMIT規(guī)格是一種以I/O為主的方式,獨立于堆棧的主板外并且清楚定義連接器以及相關(guān)的堆棧方法。結(jié)合過去與未來接口的橋梁。SUMIT,是一個相當(dāng)全面并多功能的規(guī)格。
          • 關(guān)鍵字: SUMIT  PCIe  USB2.0  
          共165條 9/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »

          pcie介紹

            PCI-Express是最新的總線和接口標(biāo)準(zhǔn),它原來的名稱為“3GIO”,是由英特爾提出的,很明顯英特爾的意思是它代表著下一代I/O接口標(biāo)準(zhǔn)。交由PCI-SIG(PCI特殊興趣組織)認(rèn)證發(fā)布后才改名為“PCI-Express”,簡稱“PCI-E”。這個新標(biāo)準(zhǔn)將全面取代現(xiàn)行的PCI和AGP,最終實現(xiàn)總線標(biāo)準(zhǔn)的統(tǒng)一。它的主要優(yōu)勢就是數(shù)據(jù)傳輸速率高,目前最高的16X 2.0版本可達(dá)到10GB/s,而 [ 查看詳細(xì) ]

          相關(guān)主題

          熱門主題

          PCIe-1473R    PCIE-8120    PCIe-8233    PCIe-8236    PCIe-8237R    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();