3. 

        <meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>
          


          
	
  	
          
	
          
		首頁　 
		資訊　 
		商機(jī) 　
		下載　 
		拆解 　
		高校　 
		招聘 　
		雜志　 
		會(huì)展　 
		EETV　 
		百科 　
		問答　 
		電路圖　 
		工程師手冊(cè) 　
		Datasheet　
		100例 　
		活動(dòng)中心　 
		E周刊閱讀 　
		樣片申請(qǐng)
	
          




          
	EEPW首頁 >> 
	主題列表 >> 
	pll
          

          
	
          
    	
          
    	  	
          
              	
                                
          
                  

                                
                                
          
                    
          用于以太網(wǎng)物理層時(shí)鐘同步PLL的VCO設(shè)計(jì)
          
                                                            
            
                    	
          • 摘要：研究了一種基于以太網(wǎng)物理層時(shí)鐘同步的高帶寬低噪聲壓控振蕩器(VCO)，該VCO采用交叉耦合的電流饑餓型環(huán)形振蕩器，通過級(jí)聯(lián)11級(jí)環(huán)路電路和改善其控制電壓變換電路，優(yōu)化了VCO的輸出頻率范圍以及降低了輸出時(shí)鐘的
            • 
                    	                        
          • 關(guān)鍵字：
                        PLL  VCO  設(shè)計(jì)  同步  時(shí)鐘  以太網(wǎng)  物理  用于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          AD9779A的寄存器配置及PLL頻帶優(yōu)化
          
                                                            
                                        
            
                    	
          •   隨著科學(xué)技術(shù)的發(fā)展，通信、測(cè)量等各個(gè)領(lǐng)域?qū)π盘?hào)源的要求越來越高，高速任意波形發(fā)生器成為市場(chǎng)的熱點(diǎn)。高速DAC作為任意波形發(fā)生器的關(guān)鍵部分，其性能對(duì)高速信號(hào)有著極大的影響。AD9779A是目前國內(nèi)能買到的性能較
            • 
                    	                        
          • 關(guān)鍵字：
                        頻帶  優(yōu)化  PLL  配置  寄存器  AD9779A                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PLL陷波濾波器用于阻攔不需要的頻率
          
                                                            
                                        
            
                    	
          •      經(jīng)常有要阻擋某些頻率信號(hào)的情況，其中最常見的是50Hz或60Hz的電力線工頻。圖1中的PLL陷波濾波器可以用于阻攔不需要的頻率。IC1 LM567C是一只音調(diào)解碼器。C1、R1A和R1B等元件決定了IC1探測(cè)的頻率F：F=1/[C1(R1A
            • 
                    	                        
          • 關(guān)鍵字：
                        需要  頻率  阻攔  用于  濾波器  PLL                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          一種基于PLL的測(cè)試測(cè)量時(shí)鐘恢復(fù)方案
          
                                                            
            
                    	
          • 不管是放到測(cè)試設(shè)置中，還是作為被測(cè)設(shè)備的一部分，時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于...
            • 
                    	                        
          • 關(guān)鍵字：
                        PLL  時(shí)鐘恢復(fù)  測(cè)試測(cè)量                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于PLL技術(shù)的合成頻率源設(shè)計(jì)
          
                                                            
            
                    	
          • 1 引言　　頻率源是現(xiàn)代射頻和微波電子系統(tǒng)的心臟,其性能直接影響整個(gè)電子系統(tǒng)的功能，成為非常重要的部件。　　頻率源分為二大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質(zhì)振蕩器、
            • 
                    	                        
          • 關(guān)鍵字：
                        PLL  合成  頻率源                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PLL-VCO設(shè)計(jì)及制作第二部分
          
                                                            
            
                    	
          • VCO電路的設(shè)計(jì)VCO電路為使用上章的備注欄所介紹的庫拉普振蕩電路。將線圈與電容組合，使達(dá)到設(shè)計(jì)規(guī)格的40M~60 ...
            • 
                    	                        
          • 關(guān)鍵字：
                        PLL-VCO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          PLL-VCO設(shè)計(jì)及制作第一部分
          
                                                            
            
                    	
          • 在此說明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合成器。此 ...
            • 
                    	                        
          • 關(guān)鍵字：
                        PLL-VCO                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于PLL的測(cè)試測(cè)量時(shí)鐘恢復(fù)方案
          
                                                            
            
                    	
          • 　不管是放到測(cè)試設(shè)置中，還是作為被測(cè)設(shè)備的一部分，時(shí)鐘恢復(fù)都在進(jìn)行準(zhǔn)確的測(cè)試測(cè)量時(shí)發(fā)揮著重要作用。由于大多數(shù)千兆位通信系統(tǒng)都是同步系統(tǒng)，因此系統(tǒng)內(nèi)部的數(shù)據(jù)都使用公共時(shí)鐘定時(shí)。不管是沿著幾英寸的電路板傳
            • 
                    	                        
          • 關(guān)鍵字：
                        PLL  測(cè)試測(cè)量  時(shí)鐘恢復(fù)  方案                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于壓控振蕩器（VCO）的高性能鎖相環(huán)（PLL）設(shè)計(jì)
          
                                                            
            
                    	
          • 簡(jiǎn)介
            “鎖相環(huán)”(PLL)是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊。PLL通常用在無線電接收機(jī)或發(fā)射機(jī)中，主要提供“本振”(LO)功能；也可用于時(shí)鐘信號(hào)分配和降噪，而且越來越多地用作高采樣速率模數(shù)(A/D)轉(zhuǎn)換
            • 
                    	                        
          • 關(guān)鍵字：
                        VCO  PLL  壓控振蕩器  性能                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于異步FIFO和PLL的雷達(dá)數(shù)據(jù)采集系統(tǒng)
          
                                                            
            
                    	
          • 1引言隨著雷達(dá)系統(tǒng)中數(shù)字處理技術(shù)的飛速發(fā)展，需要對(duì)雷達(dá)回波信號(hào)進(jìn)行高速數(shù)據(jù)采集。在嵌入式條件...
            • 
                    	                        
          • 關(guān)鍵字：
                        異步FIFO  PLL  雷達(dá)數(shù)據(jù)采集                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于DDS+PLL實(shí)現(xiàn)跳頻信號(hào)源的設(shè)計(jì)方法
          
                                                            
                                        
            
                    	
          • 　　航空通信設(shè)備包括短波通信、超短波通信設(shè)備，短波、超短波通信設(shè)備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強(qiáng)、抗偵測(cè)能力好、頻譜利用率高和易于實(shí)現(xiàn)碼分多址等優(yōu)點(diǎn)被稱為無線電通信的ldquo
            • 
                    	                        
          • 關(guān)鍵字：
                        設(shè)計(jì)  方法  信號(hào)源  實(shí)現(xiàn)  DDS  PLL  基于                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          航空系統(tǒng)跳頻信號(hào)源的方案
          
                                                            
            
                    	
          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
            • 
                    	                        
          • 關(guān)鍵字：
                        跳頻通信  信號(hào)源  DDS+PLL  鎖相環(huán)                          
            • 
                   	
          
                    
          
                
          
                                
          
                    
          基于CSMC工藝的零延時(shí)緩沖器的PLL設(shè)計(jì)
          
                                                            
            
                    	
          • 　1 引言　　本文在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了一款用于多路輸出時(shí)鐘緩沖器中的鎖相環(huán)，其主 要結(jié)構(gòu)包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預(yù) 分頻結(jié)構(gòu)減小
            • 
                    	                        
          • 關(guān)鍵字：
                        CSMC  PLL  工藝  零延時(shí)                            
            • 
                   	
          
                    
          
                
          
                                
          
                    
          與石英晶體振蕩器等效的頻率穩(wěn)定的1~399KHZ PLL合成振蕩電路
          
                                                            
                                        
            
                    	
          • 電路的功能如果要求振蕩頻率準(zhǔn)確、穩(wěn)定度好，采用石英晶體振蕩器作本振的PLL合成振蕩電路是比較合適的。但本電路采用了C-MOS型的PLL IC（4046），VCO輸出為方波，能以1KHZ為一級(jí)在1KHZ~399KHZ范圍內(nèi)連續(xù)變化。全部采
            • 
                    	                        
          • 關(guān)鍵字：
                        PLL  合成  振蕩  電路  399KHZ  穩(wěn)定  晶體  振蕩器  等效  頻率                          
            • 
                   	
          
                    
          
                
          
                                                

                
          
	                
          
		                	
          
	
          
	共145條
	7/10		|‹
			«
														1																2																3																4																5																6																7																8																9																10							»
			
	
          
		                
          
	               	
          
                
          
        	
          
            
          
        
          
	
          
	
          
  		
          
    		
          
      			
          
          			
          pll介紹
          
      			
          
		      	
          
		      			      			      	魔方之PLL
　　PLL，（Permutation of Last Layer），魔方速度還原法CFOP的最后一步，是將最后一層的方塊移動(dòng)到正確位置的一步。共有21個(gè)公式。（還有其他版本）
　　---------------------------------------------------------------------------------------------
　　PLL(		      	[ 查看詳細(xì) ]
		      			      	
          
    		
          
  		
          
  		  		
  		  		  		
  		  		  		
  		  		  		
  		  		  		
  		        		  		
          
    		
          
      			
          
        			
          相關(guān)主題
          
      			
          
      			
    		
          
  		
          
  		  		
          
    		
          
      			
          
        			
          熱門主題
          
      			
          
      			
          
       	          						DPLL   
										(PLL   
										PLL-Based   
										樹莓派   
					linux   
      			
          
    		
          
  		
          
		
          
	
          
	
          

          

          
        		關(guān)于我們 - 
        		廣告服務(wù) - 
        		企業(yè)會(huì)員服務(wù) - 
        		網(wǎng)站地圖 - 
        		聯(lián)系我們 - 
        		征稿 - 
        		友情鏈接 - 
        		手機(jī)EEPW
        		
          
        		Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          
        		《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          
      			備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473
      		
          
    	
          
  	





          




          



看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人

(function(){
    var bp = document.createElement('script');
    var curProtocol = window.location.protocol.split(':')[0];
    if (curProtocol === 'https') {
        bp.src = 'https://zz.bdstatic.com/linksubmit/push.js';
    }
    else {
        bp.src = 'http://push.zhanzhang.baidu.com/push.js';
    }
    var s = document.getElementsByTagName("script")[0];
    s.parentNode.insertBefore(bp, s);
})();