psvr 2 文章 進(jìn)入psvr 2技術(shù)社區(qū)
如何進(jìn)行2.5G/3G核心網(wǎng)絡(luò)測試
- 本文介紹了在分組交換2.5G/3G核心網(wǎng)絡(luò)和業(yè)務(wù)層中建立會話所需的一些關(guān)鍵程序。本文首先將用IMS會話作為具體例子，強(qiáng)調(diào)相關(guān)的測試挑戰(zhàn)，以及如何通過泰克G35協(xié)議測試平臺來解決這些挑戰(zhàn);最后對2.5G/3G核心網(wǎng)絡(luò)基礎(chǔ)設(shè)施
- 關(guān)鍵字： 2.5 核心 網(wǎng)絡(luò)測試
傳Nokia向聯(lián)發(fā)科技及晨星訂購2.5G芯片
- 據(jù)報(bào)道，諾基亞已經(jīng)開始向臺灣聯(lián)發(fā)科和晨星半導(dǎo)體設(shè)計(jì)公司訂購相關(guān)芯片，包括2.5G和2.75G手機(jī)芯片組解決方案。這些手機(jī)芯片，預(yù)計(jì)將應(yīng)用在諾基亞下半年推出新款手機(jī)當(dāng)中。 聯(lián)發(fā)科和晨星都表示，國際供應(yīng)商的合同制造商都在持續(xù)和其接觸，但是，雙方都沒有透露進(jìn)一步消息。 消息來源指出，諾基亞正積極尋求任何可以幫助其降低生產(chǎn)成本的芯片合作伙伴。而聯(lián)發(fā)科和晨星，都專注于低成本手機(jī)解決方案的設(shè)計(jì)和開發(fā)，因此成為諾基亞潛在合作伙伴。 據(jù)稱，諾基亞2010年以來一直在接觸聯(lián)發(fā)科和晨星，但由于利潤不大，
- 關(guān)鍵字： 聯(lián)發(fā)科技 2.5G芯片
美貌與智慧 新貴夜鶯600全面拆解評測
- 今天我們再次拿出新貴夜鶯600無線2.4G節(jié)能鼠標(biāo)，我們將全面拆解這款史上最節(jié)能鼠標(biāo)，讓我們看看其優(yōu)秀產(chǎn)品做工質(zhì)量，同時(shí)進(jìn)行功耗測試來驗(yàn)證是否真的是全球最為節(jié)能！
- 關(guān)鍵字： 夜鶯600 無線鼠標(biāo) 2.4G
恩智浦推出0.37mm超平封裝肖特基整流器
- 恩智浦半導(dǎo)體NXP Semiconductors N.V. 近日宣布推出面向移動設(shè)備市場的新一代低VF肖特基整流器，標(biāo)志著其為小型化發(fā)展設(shè)立了新的重要基準(zhǔn)。新款DFN1608D-2 (SOD1608) 塑料封裝典型厚度僅為0.37 mm，尺寸為1.6 x 0.8 mm，是市場上支持最高1.5A電流的最小器件。DFN1608D-2共包括六個(gè)型號的肖特基勢壘整流器：其中三款為針對極低正向電壓的20V型號，另外三款為針對極低反向電流的40V型號。平均正向電流范圍為0.5至1.5A。
- 關(guān)鍵字： 恩智浦 整流器 DFN1608D-2
2.5D封裝+28nm，F(xiàn)PGA迎來革命性突破
- 68億只晶體管、1,954,560個(gè)邏輯單元(容量相當(dāng)于市場同類最大28nm FPGA的兩倍)、305,400個(gè)CLB切片的可配置邏輯塊(CLB)、21,550Kb的分布式RAM容量、以及2,160個(gè)DSP slice、46,512個(gè)BRAM、24個(gè)時(shí)鐘管理模塊、4個(gè)PCIe模塊、36個(gè)GTX收發(fā)器(每個(gè)性能達(dá)12.5 Gbps)、24個(gè)I/O bank和1,200個(gè)用戶I/O、19W功耗……是的，您沒有看錯，這一連串令人眼花繚亂的數(shù)字，就是賽靈思(Xilinx)日前宣布可
- 關(guān)鍵字： 賽靈思 FPGA 2.5D封裝
賽普拉斯PSoC Creator 2.0設(shè)計(jì)環(huán)境
- 賽普拉斯半導(dǎo)體公司日前宣布其面向 PSoC 3 和 PSoC 5 可編程片上系統(tǒng)系列的實(shí)現(xiàn)革命性突破的 PSoC Creator設(shè)計(jì)環(huán)境 2.0 版現(xiàn)已面向所有用戶提供免費(fèi)下載。PSoC Creator 2.0 可提供數(shù)百項(xiàng)增強(qiáng)功能，包括支持量產(chǎn) PSoC 5 ARM 架構(gòu)和器件，并能幫助客戶與功能強(qiáng)大且深受歡迎的 Keil μVision 4 集成開發(fā)環(huán)境 (IDE) 實(shí)現(xiàn)互操作性。
- 關(guān)鍵字： 賽普拉斯 PSoC Creator 2.0
基于FPGA的SPI4.2接口設(shè)計(jì)
- 1．引言SPI-4.2（System Packet Interface）是 OIF（Optical Internetworking Forum）定義的局部高速總線標(biāo)準(zhǔn)，用于 PHY層芯片到鏈路層芯片的 10Gbps信號傳輸。主要應(yīng)用有 OC-192 ATM、Packet over SONET/SDH（POS）
- 關(guān)鍵字： FPGA 4.2 SPI 接口設(shè)計(jì)
psvr 2介紹
您好，目前還沒有人創(chuàng)建詞條psvr 2!
歡迎您創(chuàng)建該詞條，闡述對psvr 2的理解，并與今后在此搜索psvr 2的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對psvr 2的理解，并與今后在此搜索psvr 2的朋友們分享。 創(chuàng)建詞條
psvr 2電路
psvr 2相關(guān)帖子
psvr 2資料下載
psvr 2專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473