rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

FPGA奔向45納米

　　Altera公司技術(shù)開(kāi)發(fā)副總裁Mojy Chian博士來(lái)到北京，在媒體座談會(huì)上介紹了該公司45nm IC開(kāi)發(fā)的情況。他說(shuō)，45nm相對(duì)65nm的優(yōu)勢(shì)要比65nm相對(duì)90nm的優(yōu)勢(shì)更大，同時(shí)開(kāi)發(fā)難度也更高。Altera通過(guò)選擇正確的合作伙伴、采用“第一片硅投產(chǎn)”的方法以及協(xié)作設(shè)計(jì)和工藝開(kāi)發(fā)的方式來(lái)實(shí)現(xiàn)2008年45nm FPGA的生產(chǎn)。　　那個(gè)叫Moore的人真幸運(yùn)。他沒(méi)有發(fā)現(xiàn)真正的物理定律。他只不過(guò)總結(jié)并預(yù)測(cè)了半導(dǎo)體產(chǎn)業(yè)的發(fā)展規(guī)律，但他可能比大多數(shù)發(fā)現(xiàn)真正定律的物理學(xué)家都著名。說(shuō)他幸運(yùn)，是因?yàn)槟莻€(gè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 45納米 IC 模擬IC

C語(yǔ)言平臺(tái)　縮短SoC前期設(shè)計(jì)時(shí)間

　　在設(shè)計(jì)上能減少結(jié)構(gòu)探索時(shí)間的C語(yǔ)言平臺(tái)，在結(jié)構(gòu)上如何以新思考突破? 　　以往半導(dǎo)體業(yè)者大多使用FPGA(Field Programmable Gate Array)製作樣品(Prototype)，接著鎖定幾項(xiàng)晶片重要規(guī)格，依此找出最適合該晶片的結(jié)構(gòu)，這種方式最大缺點(diǎn)是作業(yè)時(shí)間非常冗長(zhǎng)。然而，C語(yǔ)言平臺(tái)的設(shè)計(jì)方式則是，利用軟體模擬分析檢討晶片結(jié)構(gòu)，以往FPGA平臺(tái)的樣品，大約需要半年左右的結(jié)構(gòu)探索時(shí)間，如果採(cǎi)用C語(yǔ)言平臺(tái)的設(shè)計(jì)方式，只需要花費(fèi)約2周~1個(gè)月的時(shí)間。　　目前開(kāi)發(fā)最快的是日本沖電氣，以
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) C語(yǔ)言 SoC FPGA MCU和嵌入式微處理器

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 語(yǔ)音存儲(chǔ) MCU和嵌入式微處理器

基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現(xiàn)

　　64 Kbit/s的A律或μ律的對(duì)數(shù)壓擴(kuò)PCM編碼在大容量的光纖通信系統(tǒng)和數(shù)字微波系統(tǒng)中已得到廣泛應(yīng)用，但由于占用較大的傳輸帶寬和具有復(fù)雜的成幀結(jié)構(gòu)，PCM編碼不適合無(wú)線語(yǔ)音系統(tǒng)的應(yīng)用。連續(xù)可變斜率增量(Continuously Variable Slope Delta，CVSD)調(diào)制以其較低的應(yīng)用難度、成本和編碼速率，較好的語(yǔ)音質(zhì)量廣泛應(yīng)用于戰(zhàn)術(shù)通信網(wǎng)、衛(wèi)星通信、藍(lán)牙等無(wú)線語(yǔ)音傳輸領(lǐng)域。近年來(lái)FPGA不斷發(fā)展演化，并在構(gòu)架方面針對(duì)DSP應(yīng)用有了顯著增強(qiáng)。這些增強(qiáng)使得FPGA能夠支持各領(lǐng)域的眾多復(fù)雜D
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA CVSD 語(yǔ)音編解碼器 MCU和嵌入式微處理器

基于FPGA的32Kbit/s CVSD語(yǔ)音編解碼器的實(shí)現(xiàn)

筆者結(jié)合FPGA的靈活性、強(qiáng)大的數(shù)字信號(hào)處理能力、較短的開(kāi)發(fā)周期，提出了基于FPGA的32 Kbit/s CVSD語(yǔ)音編解碼器。
關(guān)鍵字： FPGA CVSD Kbit 32

采用AVR單片機(jī)對(duì)FPGA進(jìn)行配置

Altera公司的ACEX、FLEX等系列的FPGA芯片應(yīng)用廣泛，但其FPGA基于SRAM結(jié)構(gòu)，決定電路邏輯功能的編程數(shù)據(jù)存儲(chǔ)于SRAM中。由于SRAM的易失性，每次上電時(shí)必須重新把編程數(shù)據(jù)裝載到SRAM中，這一過(guò)程就是FPGA的配置過(guò)程。FPGA的配置分為主動(dòng)式和被動(dòng)式。在主動(dòng)模式下，F(xiàn)PGA上電后主動(dòng)將配置數(shù)據(jù)從專用的EPROM(如EPC1，EPC2等)加載到SRAM中。被動(dòng)模式下，F(xiàn)PGA為從屬器件，由相應(yīng)的控制電路或微處理器控制配置過(guò)程，包括通過(guò)下載
關(guān)鍵字：單片機(jī) FPGA MCU和嵌入式微處理器

FPGA的堆疊封裝，欲革背板與SoC的命

　　FPGA最基本的應(yīng)用是橋接。隨著FPGA的門數(shù)不斷提高，雄心勃勃的FPGA巨頭們?cè)缫巡粷M足這些，他們向著信號(hào)處理、互聯(lián)性和高速運(yùn)算方向發(fā)展。未來(lái)，F(xiàn)PGA還有望與模擬和存儲(chǔ)器廠商合作，做出SIP（堆疊封裝）。　　最近，筆者訪問(wèn)了Xilinx公司的CTO Ivo Bolsens，他說(shuō)未來(lái)的FPGA一方面是在功耗、性能、價(jià)格方面進(jìn)行不停地改進(jìn)，未來(lái)將出現(xiàn)革命性的變化就是利用推迭封裝（SIP），一個(gè)封裝里面放多個(gè)裸片的技術(shù)，那么FPGA平臺(tái)可能就會(huì)成為一個(gè)標(biāo)準(zhǔn)的、虛擬的SoC（Virtual SoC）的
關(guān)鍵字： FPGA SoC MCU和嵌入式微處理器

基于FPGA的計(jì)算機(jī)防視頻信息泄漏系統(tǒng)設(shè)計(jì)

　　假如顯示終端為數(shù)字微鏡DMD(Digital MicromirrorDevice)顯示器。該顯示器將計(jì)算機(jī)每個(gè)像素點(diǎn)的圖像信號(hào)經(jīng)過(guò)數(shù)字光處理DLP(Digital Light Processing)后，存入SDRAM雙向緩存器，當(dāng)一幀圖像接收完畢時(shí)，內(nèi)部數(shù)據(jù)處理電路同時(shí)激發(fā)各像素點(diǎn)對(duì)應(yīng)的微鏡運(yùn)動(dòng)，完成一幀圖像的顯示。DMD顯示器峰值數(shù)字驅(qū)動(dòng)電壓不超過(guò)33.5V，電磁輻射很低，且各微鏡片同時(shí)驅(qū)動(dòng)，形成相互干擾的向外輻射信號(hào)，解碼難度極大，從而使其成為無(wú)信息泄漏的顯示器。此時(shí)，視頻電纜的輻射在整個(gè)視頻通路
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 視頻信息 MCU和嵌入式微處理器

嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)

　　本文主要論述在ARM嵌入式系統(tǒng)中如何實(shí)現(xiàn)FPGA從串配置的方法，將系統(tǒng)程序及配置數(shù)據(jù)存儲(chǔ)在系統(tǒng)Flash中，利用ARM的通用I/O口產(chǎn)生配置時(shí)序，省去專用的配置PROM。　　文中ARM微處理器采用samsung公司的ARM7TDMI系列中的S3C4480X，F(xiàn)PGA采用xilinx 　　公司spartan3E系列中的XC3S100E，詳細(xì)討論FPGA的從串配置的時(shí)序，同時(shí)論述S3C4480X從串配置spartan3E系列FPGA的軟、硬件實(shí)現(xiàn)方法。實(shí)踐證明，該方法在成本、體積、靈活性上均具有優(yōu)勢(shì)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 嵌入式 FPGA MCU和嵌入式微處理器

RFID市場(chǎng)火紅臺(tái)揚(yáng)、艾迪訊持續(xù)深耕

　　臺(tái)揚(yáng)藉由在RF領(lǐng)域的專業(yè)和經(jīng)驗(yàn)，去年以EPCGen2標(biāo)準(zhǔn)所設(shè)計(jì)的MRD-E42(RU-813)RFID讀寫器，為亞洲第一家獲得全球推動(dòng)產(chǎn)品電子代碼應(yīng)用標(biāo)準(zhǔn)組織EPCglobal認(rèn)證標(biāo)章的廠商。　　而身為臺(tái)灣第一家擁有UHF/2.45GHzTag和Reader產(chǎn)品，也是臺(tái)灣第一家從芯片(Chip)、天線(Antenna)、讀取器(Reader)到RFID系統(tǒng)整合(SystemIntegration)的艾迪訊科技，不但可協(xié)助RFID應(yīng)用系統(tǒng)商與客戶建置完善的RFID應(yīng)用系統(tǒng)，并且還曾于2001年以「R
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) RFID 讀取器無(wú)線辨識(shí)系統(tǒng) RF IF

NI推出PXI Express RF 矢量信號(hào)發(fā)生器

美國(guó)國(guó)家儀器（National Instruments，簡(jiǎn)稱NI）宣布推出NI PXIe-5672 RF矢量信號(hào)發(fā)生器，該設(shè)備可產(chǎn)生250 kHz 到 2.7 GHz的信號(hào)、具備20 MHz的實(shí)時(shí)帶寬，實(shí)時(shí)數(shù)據(jù)流盤速率高達(dá)25 MS/s。NI PXIe-5672另一特色就是具有PXI Express接口，使得數(shù)據(jù)可以從硬盤或者計(jì)算機(jī)內(nèi)存以其最高輸出速率流出。NI PXIe-5672可與所有NI PXI、PXI Express模塊化儀
關(guān)鍵字：測(cè)試測(cè)量 NI 矢量信號(hào)發(fā)生器 RF RF IF

基于FPGA的TDI－CCD時(shí)序電路的設(shè)計(jì)

文中較為詳細(xì)地介紹了TDI-CCD的結(jié)構(gòu)和工作原理，并根據(jù)工程項(xiàng)目所使用的IL－E2 TDI-CCD的特性，設(shè)計(jì)了一種基于現(xiàn)場(chǎng)可編程門陣列 (FPGA) 的TDI-CCD時(shí)序電路
關(guān)鍵字： FPGA CCD TDI 時(shí)序電路

在嵌入式系統(tǒng)中用FPGA進(jìn)行開(kāi)發(fā)的幾個(gè)發(fā)展方向

顧名思義，嵌入式系統(tǒng)指的是嵌入到系統(tǒng)內(nèi)部的計(jì)算機(jī)系統(tǒng)，是面向特定應(yīng)用設(shè)計(jì)的專用計(jì)算機(jī)系統(tǒng)。早期的嵌入式系統(tǒng)一般是以通用處理器或單片機(jī)為核心，在外圍電路中加入存儲(chǔ)器、功率驅(qū)動(dòng)器、通信接口、顯示接口、人機(jī)輸入接口等外圍接口，再加上應(yīng)用軟件，有些還加上了嵌入式操作系統(tǒng)，從而構(gòu)成完整的系統(tǒng)。　　隨著微電子技術(shù)的進(jìn)步，SoC已經(jīng)在很多應(yīng)用中取代了傳統(tǒng)的以單片機(jī)為中心的架構(gòu)，將很多外設(shè)和存儲(chǔ)器集成在一個(gè)芯片中，使系統(tǒng)的
關(guān)鍵字：嵌入式系統(tǒng) FPGA MCU和嵌入式微處理器

RFID在醫(yī)療行業(yè)的四個(gè)方面應(yīng)用

一、醫(yī)療監(jiān)護(hù)的應(yīng)用為什么用? 　　在許多醫(yī)院，每天急診病人數(shù)量很大，尤其在一些大型的急救中心，當(dāng)出了事故，有大批傷員涌進(jìn)醫(yī)院時(shí)，此時(shí)每一分一秒都顯得尤為珍貴，而且也容不得半點(diǎn)差錯(cuò)。為了能對(duì)所有病人進(jìn)行快速身份確認(rèn)，完成入院登記并進(jìn)行急救，醫(yī)務(wù)部門迫切需要確定傷者的詳細(xì)資料，包括姓名、年齡、血型、親屬姓名、緊急聯(lián)系電話、既往病史等，只有這樣，醫(yī)院工作人員才能依靠準(zhǔn)確的信息有序地工作。以往的人工登記既
關(guān)鍵字： RFID 醫(yī)療 RF IF

FPGA助力高端存儲(chǔ)器接口設(shè)計(jì)

高性能系統(tǒng)設(shè)計(jì)師在滿足關(guān)鍵時(shí)序余量的同時(shí)要力爭(zhēng)獲得更高性能，而存儲(chǔ)器接口設(shè)計(jì)則是一項(xiàng)艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來(lái)把數(shù)據(jù)和時(shí)鐘(或選通脈沖)由發(fā)射器傳送到接收器。接收器接口內(nèi)部利用時(shí)鐘來(lái)鎖存數(shù)據(jù)，此舉可消除接口控制問(wèn)題(例如在存儲(chǔ)器和FPGA間的信號(hào)傳遞時(shí)間)，但也為設(shè)計(jì)師帶來(lái)了必須解決的新挑戰(zhàn)。關(guān)鍵問(wèn)題之一就是如何滿足各種讀取數(shù)據(jù)捕捉需求以實(shí)現(xiàn)高速接口。隨著數(shù)據(jù)有效窗越來(lái)越小，該問(wèn)題也益發(fā)重要；同時(shí)，更具挑戰(zhàn)性的問(wèn)題是，如何讓接收到的時(shí)鐘與數(shù)據(jù)中
關(guān)鍵字： FPGA 存儲(chǔ)器接口模擬IC