<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> rf-fpga

          基于FPGA的線陣CCD驅(qū)動時序及模擬信號處理的設(shè)計

          • 基于FPGA設(shè)計的驅(qū)動電路是可再編程的,與傳統(tǒng)的方法相比,其優(yōu)點是集成度高、速度快、可靠性好。若要改變驅(qū)動電路的時序,增減某些功能,僅需要對器件重新編程即可,在不改變?nèi)魏斡布那闆r下,即可實現(xiàn)驅(qū)動電路的更新?lián)Q代。通過對TCDl50lD輸出圖像信號特征的簡要分析,分別闡述了內(nèi)、外2種除噪方法,并給出了相應(yīng)的時序,再利用Quartus II 7.2軟件平臺對TCDl501D CCD驅(qū)動時序及AD9826的采樣時序進(jìn)行了設(shè)計及結(jié)果仿真,使CCD的驅(qū)動變得簡單且易于處理,這是傳統(tǒng)邏輯電路無法比擬的,對其他CCD時
          • 關(guān)鍵字: CCD驅(qū)動時序  模擬信號處理  FPGA  

          基于高速FPGA的PCB設(shè)計技術(shù)

          • 本文只談及了一些基本的概念。這里所涉及的任何一個主題都可以用整本書的篇幅來討論。關(guān)鍵是要在為PCB版圖設(shè)計投入大量時間和精力之前搞清楚目標(biāo)是什么。一旦完成了版圖設(shè)計,重新設(shè)計就會耗費大量的時間和金錢,即便是對走線的寬度作略微的調(diào)整。不能依賴PCB版圖工程師做出能夠滿足實際需求的設(shè)計來。原理圖設(shè)計師要一直提供指導(dǎo),作出精明的選擇,并為解決方案的成功負(fù)起責(zé)任。
          • 關(guān)鍵字: PCB  電容  SERDES  FPGA  

          用FPGA實現(xiàn)FIR濾波器

          • 你接到要求用FPGA實現(xiàn)FIR濾波器的任務(wù)時,也許會想起在學(xué)校里所學(xué)的FIR基礎(chǔ)知識,但是下一步該做什么呢?哪些參數(shù)是重要的?做這個設(shè)計的最佳方法是什么?還有這個設(shè)計應(yīng)該怎樣在FPGA中實現(xiàn)?現(xiàn)在有大量的低成本IP核和工具來幫助你進(jìn)行設(shè)計,因為FIR是用FPGA實現(xiàn)的最普通的功能。
          • 關(guān)鍵字: FIR濾波器  DSP  LUT  FPGA  

          克服FPGA I/O引腳分配挑戰(zhàn)

          • 賽靈思公司開發(fā)了一種規(guī)則驅(qū)動的方法。首先根據(jù)PCB和FPGA設(shè)計要求定義一套初始引腳布局,這樣利用與最終版本非常接近的引腳布局設(shè)計小組就可以盡可能早地開始各自的設(shè)計流程。 如果在設(shè)計流程的后期由于PCB布線或內(nèi)部FPGA性能問題而需要進(jìn)行調(diào)整,在采用這一方法晨這些問題通常也已經(jīng)局部化了,只需要在PCB或FPGA設(shè)計中進(jìn)行很小的設(shè)計修改。
          • 關(guān)鍵字: PCB  IO引腳分配  FPGA  

          用最新工具解決FPGA設(shè)計中的時序問題

          •   時序問題的惱人之處在于沒有哪種方法能夠解決所有類型的問題。由于客戶對于和現(xiàn)場應(yīng)用工程師共享源代碼通常非常敏感,因此我們通常都是通過將工具的潛力發(fā)揮到極致來幫助客戶解決其時序問題。當(dāng)然好消息就是通過這種方法以及優(yōu)化RTL代碼,可以解決大多數(shù)時序問題。
          • 關(guān)鍵字: 時序問題  FPGA  

          Verilog串口通訊設(shè)計

          • FPGA(Field Pmgrammable Gate Array)現(xiàn)場可編程門陣列在數(shù)字電路的設(shè)計中已經(jīng)被廣泛使用。這種設(shè)計方式可以將以前需要多塊集成芯片的電路設(shè)計到一塊大模塊可編程邏輯器件中,大大減少了電路板的尺寸,增強(qiáng)了系統(tǒng)的可靠性和設(shè)計的靈活性。本文詳細(xì)介紹了已在實際項目中應(yīng)用的基于FPGA的串口通訊設(shè)計。本設(shè)計分為硬件電路設(shè)計和軟件設(shè)計兩部分,最后用仿真驗證了程序設(shè)計的正確性。
          • 關(guān)鍵字: Verilog  串口通訊  FPGA  

          選擇正確的FPGA設(shè)計工具

          • 在綜合和仿真方面,EDA供應(yīng)商是公認(rèn)的專家;而在物理設(shè)計和硬件驗證方面,只有FPGA廠商能設(shè)計和提供為芯片專門優(yōu)化的后端工具。我們的經(jīng)驗是借助于領(lǐng)先EDA供應(yīng)商的專業(yè)技術(shù)使FPGA設(shè)計工具套件為用戶提供更高的價值。
          • 關(guān)鍵字: FPGA  EDA  

          一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計與實現(xiàn)

          • 目前,國內(nèi)外廣泛使用的密碼處理芯片大都是實現(xiàn)某種特定密碼算法的專用芯片,如MD5芯片、SHA-1芯片等。由于專用密碼芯片實現(xiàn)的密碼算法是確定的且不可更改的,因此難以滿足不同密碼用戶多層次的安全性需要。為克服這一缺陷,本文設(shè)計一種新型的密碼處理芯片——可重構(gòu)密碼芯片。
          • 關(guān)鍵字: SHA-1  SHA-224  SHA-256  可重構(gòu)密碼芯片  FPGA  

          利用FPGA IP平臺引進(jìn)微控制器系統(tǒng)級芯片

          • 工業(yè)設(shè)計人員所面對的上市時間壓力從未如此巨大。不論是設(shè)計網(wǎng)絡(luò)接口、電機(jī)控制器、邏輯控制器、通信系統(tǒng)、或任何數(shù)以百計的工業(yè)應(yīng)用,F(xiàn)PGA結(jié)合種類繁多的可用IP正成為工業(yè)設(shè)計的優(yōu)選方案。就上市時間、執(zhí)行的靈活性及未來的產(chǎn)品廢棄過時等因素而言,F(xiàn)PGA較ASSP和ASIC解決方案具有更多優(yōu)勢。
          • 關(guān)鍵字: 微控制器  IP平臺  FPGA  系統(tǒng)級芯片  

          基于FPGA的8051微控制器接口實現(xiàn)

          • 本設(shè)計充分利用了Vertex器件的LUTs(Look-Up Tables)替代觸發(fā)器和基本門電路搭建乘法器和加法器這兩個顯著的結(jié)構(gòu)特點,節(jié)省了大量的觸發(fā)器資源,增加了器件利用率、布通率,DLL的運(yùn)用降低了布線延遲,實現(xiàn)了通信的完全同步。筆者采用Xilinx公司的FPGA芯片自行設(shè)計了8051IP核與外圍設(shè)備的接口,完成了8051與外圍設(shè)備之間的通信功能,并且源代碼中的參數(shù)可調(diào),可作為IP軟核提供給8051開發(fā)用戶。
          • 關(guān)鍵字: 微控制器  8051  FPGA  接口實現(xiàn)  

          基于FPGA電火花加工脈沖電源設(shè)計

          • 本文在EDM機(jī)理與嵌入式技術(shù)領(lǐng)域最新研究成果的基礎(chǔ)上,針對目前微細(xì)EDM加工中電源的研究現(xiàn)狀,提出了一種新型的智能型EDM脈沖電源,該電源的脈間精度可以達(dá)到0.2μs,是一般的分立軟件和集成電路所不能達(dá)到的,脈寬,脈間的大小可參數(shù)話,這些設(shè)置都是在軟件中進(jìn)行,并且采用FPGA設(shè)計具有可進(jìn)行更新,保密性好。
          • 關(guān)鍵字: 電火花  脈沖電源  FPGA  

          如何采用SystemVerilog來改善基于FPGA的ASIC原型

          • ASIC在解決高性能復(fù)雜設(shè)計概念方面提供了一種解決方案,但是ASIC也是高投資風(fēng)險的,如90nm ASIC/SoC設(shè)計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實現(xiàn),這就需要考慮如何來連接ASIC設(shè)計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
          • 關(guān)鍵字: SystemVerilog  ASIC  FPGA  

          基于FPGA技術(shù)的IDE硬盤接口的設(shè)計

          • 本文介紹了一種基于FPGA技術(shù)的IDE硬盤接口的設(shè)計。該卡提供兩個符合ATA-6規(guī)范的接口,采用FPGA實現(xiàn)了兩套IDE接口功能,設(shè)計支持PIO和Ultra DMA傳輸模式,文章側(cè)重于介紹用FPGA實現(xiàn)IDE接口協(xié)議的具體方法。
          • 關(guān)鍵字: 硬盤  IDE接口  FPGA  

          基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計

          • 在目前的廣播電視系統(tǒng)中ASI接口是使用非常廣泛的一種接口形式,該接口隨同SPI一起被歐洲電信標(biāo)準(zhǔn)化協(xié)會(ETSI)制訂,以使不同廠家生產(chǎn)的MPEG2單元可以方便地進(jìn)行互聯(lián)。本設(shè)計方案以FPGA為核心器件,制作出了SPI-ASI接口轉(zhuǎn)換器。這套方案成本較低,利用FPGA的可編程性,硬件的升級較容易。
          • 關(guān)鍵字: 視頻傳輸流  編碼模塊  FPGA  FIFO模塊  

          針對微控制器應(yīng)用的FPGA實現(xiàn)

          • 當(dāng)你打開任何智能電子設(shè)備(從老式的電視遙控器到全球定位系統(tǒng)),會發(fā)現(xiàn)幾乎所有的設(shè)備都至少采用了一個微控制器(MCU),很多設(shè)備里還會有多個微控制器。MCU往往被用于專用的終端產(chǎn)品或設(shè)備中,它能夠很好地完成特殊任務(wù)。另一方面,PC的大腦,即微處理器被設(shè)計用于實現(xiàn)許多通用的功能。微控制器可用于降低成本,加固工業(yè)和自動化應(yīng)用,將其嵌入FPGA中時,還可以通過重新編程迅速改變功能。這種靈活性使得單個設(shè)備可應(yīng)用于接口標(biāo)準(zhǔn)不同的多個市場。
          • 關(guān)鍵字: 微控制器  SRAM  FPGA  
          共7012條 67/468 |‹ « 65 66 67 68 69 70 71 72 73 74 » ›|

          rf-fpga介紹

          您好,目前還沒有人創(chuàng)建詞條rf-fpga!
          歡迎您創(chuàng)建該詞條,闡述對rf-fpga的理解,并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();