risc-v cpu 文章 進入risc-v cpu技術社區(qū)
Codasip發(fā)布適用于定制計算的新一代RISC-V處理器系列產(chǎn)品
- RISC-V定制計算領域的領導者Codasip?近日宣布:推出一款全新的、高度可配置的RISC-V基準性處理器系列,以實現(xiàn)無限創(chuàng)新。該系列被命名為“700系列”,包括多款應用處理器和嵌入式處理器內(nèi)核。700系列通過引入一個不同的、可滿足更高性能需求的出發(fā)點,來進一步完善了Codasip已廣受歡迎的嵌入式處理器內(nèi)核。Codasip的客戶可以使用Codasip Studio?設計工具來針對其目標應用場景優(yōu)化每一種基準性內(nèi)核。該系列的首款內(nèi)核是A730,這是一款64位的RISC-V應用處理器內(nèi)核,目前已提供給早
- 關鍵字: Codasip 定制計算 RISC-V處理器
高通與谷歌合作為可穿戴設備開發(fā)RISC-V芯片
- 10月18日消息,高通周二宣布與谷歌合作,采用基于RISC-V技術的芯片制造智能手表等可穿戴設備。RISC-V是一種開源技術,與英國芯片設計公司Arm的昂貴專有技術競爭。RISC-V可用于制造智能手機芯片和人工智能高級處理器。盡管立法者對別國利用美國公司之間的開放合作文化推動自己的半導體產(chǎn)業(yè)表示擔憂,但美國公司仍在積極推進基于RISC-V的技術。高通計劃在全球范圍內(nèi)實現(xiàn)基于RISC-V的可穿戴設備解決方案商業(yè)化,包括美國。高通表示,這將有助于安卓生態(tài)系統(tǒng)中更多產(chǎn)品利用低功耗、高性能的定制處理器。
- 關鍵字: 高通 谷歌 可穿戴設備 RISC-V芯片
兆易創(chuàng)新推出GD32VW553系列Wi-Fi 6 MCU
- 業(yè)界領先的半導體器件供應商兆易創(chuàng)新GigaDevice (股票代碼 603986) 今日宣布,正式推出基于RISC-V內(nèi)核的GD32VW553系列雙模無線微控制器。GD32VW553系列MCU支持Wi-Fi 6及Bluetooth LE 5.2無線連接,以先進的射頻集成、強化的安全機制、大容量存儲資源以及豐富的通用接口,結(jié)合成熟的工藝平臺及優(yōu)化的成本控制,為需要高效無線傳輸?shù)氖袌鰬贸掷m(xù)提供解決方案。全新產(chǎn)品組合提供了8個型號、QFN40/QFN32兩種小型封裝選項,現(xiàn)已開放樣片和開發(fā)板卡申請,并將于12
- 關鍵字: 兆易創(chuàng)新 RISC-V GD32VW553 雙模 無線 微控制器
SiFive宣布推出針對生成式AI/ML應用的差異化解決方案,引領RISC-V進入高性能創(chuàng)新時代
- RISC-V 運算的先驅(qū)和領導廠商SiFive, Inc.近日宣布推出兩款新產(chǎn)品,旨在滿足高性能運算的最新需求。SiFive Performance? P870 和 SiFive Intelligence? X390 提供最新水準的低功耗、運算密度和矢量運算能力,三者結(jié)合起來將為日益增長的資料密集型運算提供必要的性能提升。這些新產(chǎn)品共同創(chuàng)建了標量和矢量運算的強大組合,可滿足現(xiàn)今數(shù)據(jù)流和運算密集型人工智能應用于消費性、車用和基礎設施市場的需求。在圣克拉拉舉行的現(xiàn)場新聞和分析師活動上,SiFive 同時也宣布
- 關鍵字: SiFive 生成式AI RISC-V
三星展示Exynos 2400處理器,CPU性能提速70%
- 10月9日,三星在System LSI Tech Day 2023活動上展示Exynos 2400處理器。該處理器CPU性能比Exynos 2200快70%,AI處理能力快14.7倍。GPU方面,新芯片還配備基于AMD最新GPU架構RDNA3的Xclipse 940 GPU。據(jù)三星介紹,Exynos 2400特別針對智能手機設計最佳化AI性能,借芯片能力,達成文字產(chǎn)生圖片的能力。其中,Xclipse 940 GPU提供改善游戲和光線追蹤性能,透過光線追蹤(包括全局照明、更準確的反射和陰影渲染)增強游戲
- 關鍵字: 三星 Exynos 2400 處理器 CPU
有選擇的后摩爾堆疊時代
- 臺積電、英特爾等大廠近年來不斷加大對異構集成制造及相關研發(fā)的投入。隨著 AIGC、8K、AR/MR 等應用的不斷發(fā)展,3D IC 堆疊和 chiplet 異構集成已成為滿足未來高性能計算需求、延續(xù)摩爾定律的主要解決方案。不久前,華為公布了一項芯片堆疊技術的新專利,顯示了該公司在芯片技術領域的創(chuàng)新實力。這項專利提供了一種簡化芯片堆疊結(jié)構制備工藝的方法,有望解決芯片堆疊過程中的各種技術難題。堆疊技術可以提高芯片的效率,并更好地利用可用空間,進一步推動芯片技術的進步。盡管目前該專利與將兩個 14nm 芯片堆疊成
- 關鍵字: CPU EDA 內(nèi)存
risc-v cpu介紹
您好,目前還沒有人創(chuàng)建詞條risc-v cpu!
歡迎您創(chuàng)建該詞條,闡述對risc-v cpu的理解,并與今后在此搜索risc-v cpu的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對risc-v cpu的理解,并與今后在此搜索risc-v cpu的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473