risc-v soc 文章 進入risc-v soc技術(shù)社區(qū)
CSIP與Mentor聯(lián)合舉辦SoC協(xié)同仿真培訓(xùn)
- 2005年5月16日至5月17日，信息產(chǎn)業(yè)部軟件與集成電路促進中心（CSIP）與著名EDA工具提供商Mentor Graphics公司（Mentor）聯(lián)合舉辦了為期兩天的“Seamless SoC系統(tǒng)軟硬件協(xié)同仿真技術(shù)培訓(xùn)”。包括中星微、北大、計算所、NEC、Freescale等多家IC設(shè)計單位的工程師參加了此次培訓(xùn)。 Mentor公司的Seamless產(chǎn)品可提供無縫的協(xié)同驗證環(huán)境，使設(shè)計者在嵌入式軟件執(zhí)行和硬件仿真之間建立聯(lián)系，更方便
- 關(guān)鍵字： CSIP SoC ASIC
SoC系統(tǒng)描述與SystemC
- 摘 要：隨著VLSI工藝技術(shù)的發(fā)展，為了縮短開發(fā)周期，提高設(shè)計的可預(yù)見性，SoC設(shè)計已經(jīng)成為迫切需求。本文將比較C++、VHDL和SystemC，說明SystemC是一種非常好的系統(tǒng)描述語言。同時利用C++和VHDL的語法來深入介紹SystemC的語法。 引言在早期的集成電路設(shè)計過程中，由于低抽象層次的設(shè)計問題比高抽象層次的設(shè)計問題手工處理更難，這迫使研究者首先把注意力集中到低層次設(shè)計問題上。例如：電路仿真、布局、布線和布局規(guī)劃。隨著低層次設(shè)計問題變得易于處理，邏輯仿
- 關(guān)鍵字： SystemC SoC ASIC
以系統(tǒng)為中心的全層次納米級SoC設(shè)計方法學(xué)
- 引言2003年SoC的收入達(dá)到了310億美元，隨著通信行業(yè)及個人電子設(shè)備市場的快速發(fā)展，這一數(shù)字有望在2008年再翻上一番。其主要應(yīng)用領(lǐng)域包括：數(shù)字蜂窩式移動電話及基礎(chǔ)設(shè)施、存儲設(shè)備、視頻游戲機、消費類顯示設(shè)備、圖形卡、數(shù)字電視、個人電腦用主板、寬帶接入設(shè)備以及DVD等。個人電子設(shè)備需求的持續(xù)上升表示SoC設(shè)計正發(fā)展到一個轉(zhuǎn)折點，因為此類系統(tǒng)的產(chǎn)品壽命一般都不會超過一年，而新產(chǎn)品的問世周期為兩年。研究表明，一項高科技新產(chǎn)品只要延遲上市6個月，其生命周期內(nèi)的收入就要減少大概30%。而且，近年來這種商業(yè)影響有
- 關(guān)鍵字： Cadence SoC ASIC
測試復(fù)雜的多總線SoC器件
- 使用多個復(fù)雜的總線已經(jīng)成為系統(tǒng)級芯片(SoC)器件的標(biāo)準(zhǔn)，這種總線結(jié)構(gòu)的使用使測試工程師面臨處理多個時鐘域問題的挑戰(zhàn)。早期器件的測試中，工程師可以依賴某些自動化測試設(shè)備(ATE)的雙時域能力測試相對簡單的總線結(jié)構(gòu)。目前測試工程師面臨更復(fù)雜的SoC器件，這些器件反應(yīng)了越來越多使用多個高速總線結(jié)構(gòu)的趨勢。使用有效的技術(shù)和下一代測試系統(tǒng)，如Credence(科利登)的Octet，測試工程師能夠成功地管理與復(fù)雜SoC器件(如北橋器件)中多總線結(jié)構(gòu)相關(guān)的獨立時鐘域。通過掌握ATE的能力，測試開發(fā)過程中，測試工程師能
- 關(guān)鍵字： SoC SoC ASIC
低功耗SoC存儲器設(shè)計選擇
- 當(dāng)今的設(shè)計師面對無數(shù)的挑戰(zhàn)：一方面他們必須滿足高技術(shù)產(chǎn)品不斷擴展的特性需求，另一方面卻不得不受到無線和電池裝置的電源限制。沒有任何技術(shù)在這方面的要求比SoC的設(shè)計更為明顯，在這種設(shè)計中，高級工藝比從前復(fù)雜的多。然而，上述技術(shù)造成了新的電源問題。現(xiàn)代SoC系統(tǒng)的關(guān)鍵之一就是：嵌入存儲器在芯片中的比例在不斷增長。當(dāng)存儲器開始主導(dǎo)SoC時，應(yīng)用節(jié)能技術(shù)使存儲器獲得系統(tǒng)電源變得十分重要。重要問題之一就是：在系統(tǒng)結(jié)構(gòu)方面，是嵌入系統(tǒng)存儲器還是把存儲器放在SoC之外。在以前的技術(shù)中，電源不是要考慮的一個主要因素，而成
- 關(guān)鍵字： Mosys SoC ASIC
基于ARM內(nèi)核的手持設(shè)備SoC
- 摘 要：本文研究并開發(fā)了一款針對手持設(shè)備、內(nèi)嵌ARM7TDMI內(nèi)核的系統(tǒng)芯片。在設(shè)計這款芯片的過程中，MP3算法的軟硬件分割和芯片的低功耗設(shè)計是主要挑戰(zhàn)。本文介紹了該系統(tǒng)芯片的結(jié)構(gòu)，并著重介紹了軟硬件分割和低功耗設(shè)計技術(shù)。關(guān)鍵詞：系統(tǒng)芯片；低功耗；ARM；MP3 引言隨著半導(dǎo)體技術(shù)的進步和芯片設(shè)計方法—IP重用技術(shù)的出現(xiàn)，SoC在消費類電子產(chǎn)品中已經(jīng)越來越普遍。本課題組去年啟動了稱為Garfield的SoC項目。Garfield定義為一款面向中低端PDA的
- 關(guān)鍵字： ARM MP3 低功耗 系統(tǒng)芯片 SoC ASIC
利用SoC單片機的多功能數(shù)據(jù)采集卡
- 摘 要：本文介紹了一種SoC單片機控制的多功能數(shù)據(jù)采集卡，在輸入通道中增加程控濾波、程控增益放大器和多級陷波電路，采集卡的功能選擇和參數(shù)改變均由SoC單片機軟件控制。本文給出了關(guān)鍵部分的電路圖、元件參數(shù)和實測數(shù)據(jù)。關(guān)鍵詞：SoC 單片機；程控放大；程控陷波 引言目前大多數(shù)的數(shù)據(jù)采集卡并不能適應(yīng)工業(yè)控制現(xiàn)場或像野外那樣存在多種噪聲干擾的使用環(huán)境，特別是對50Hz工頻干擾及其諧波干擾無法起到抑制作用。在這種情況下，采集到的數(shù)據(jù)往往有很多錯誤或者采集卡無法正常工作。本數(shù)據(jù)采
- 關(guān)鍵字： SoC 單片機 程控放大 程控陷波 SoC ASIC
基于C*SoC200的32位稅控機專用系統(tǒng)芯片設(shè)計
- 摘 要：本文首先介紹了一個32位嵌入式稅控機專用系統(tǒng)芯片C3118的功能、結(jié)構(gòu)和特點，然后分析了一個自動化程度很高的SoC設(shè)計平臺——C*SoC200，對該平臺的主要結(jié)構(gòu)和功能進行了分析。關(guān)鍵詞：IP；SoC；平臺；仿真 引言2003年7月，中國國家質(zhì)量監(jiān)督檢驗檢疫總局發(fā)布了由稅控機國家標(biāo)準(zhǔn)制定委員會制定的稅控收款機國家標(biāo)準(zhǔn)。并將陸續(xù)出臺一系列的管理法規(guī)。為了滿足國家標(biāo)準(zhǔn)的要求，各稅控機生產(chǎn)廠家都在積極使用32位MCU開發(fā)符合新規(guī)范的稅控機。而32位的嵌入式稅控機專用
- 關(guān)鍵字： IP SoC 仿真 平臺 SoC ASIC
可重定位的基于事務(wù)的系統(tǒng)級驗證
- 功能驗證已經(jīng)成為開發(fā)SoC的主要問題。隨著一些復(fù)雜SoC的規(guī)模超過兩千萬門，以及對開發(fā)和集成嵌入式軟件的需求持續(xù)增加，軟件模擬器已經(jīng)力所不及。在設(shè)計過程需要幾百萬個時鐘周期來充分測試和驗證軟件功能的情況下，軟件仿真器的性能下降到1-5Hz。按照這種速率，軟件調(diào)試需要幾年的時間。如果設(shè)計項目組不能夠投入這么多的時間，則意味著SoC芯片制造出來之后，在加電后的幾秒內(nèi)就會出現(xiàn)錯誤?；谑聞?wù)的驗證允許代表單個或者多個時鐘周期的大量數(shù)據(jù)不經(jīng)多次調(diào)用而直接進入模擬器，極大地提高了模擬性能。到目前為止，驗證環(huán)境都是基于
- 關(guān)鍵字： SoC
合理選擇SoC架構(gòu)
- 找到價格、性能和功耗的最佳結(jié)合點實際上就確保贏得了SoC設(shè)計，但說起來容易做起來難。在實際可用的雙芯核架構(gòu)、可編程加速器和數(shù)百萬門FPGA出現(xiàn)以前，一種80:20法則用起來很奏效：如果計算負(fù)荷的80%為數(shù)據(jù)處理，那么選擇RISC架構(gòu)，在RISC中實施信號處理。而當(dāng)今面臨太多的架構(gòu)選擇，差別甚微，用單一處理器架構(gòu)來解決優(yōu)化問題已不可能。一種較為成功的方法是通過將計算資源與特性集匹配來實現(xiàn)。將一種復(fù)雜系統(tǒng)映射到硅中，在相當(dāng)程度上依賴于設(shè)計是在現(xiàn)有SoC上實現(xiàn)還是從頭做起。對于前一種情況，系統(tǒng)設(shè)計師應(yīng)從了解四個
- 關(guān)鍵字： TI SoC ASIC
嵌入式視頻網(wǎng)絡(luò)服務(wù)器的開發(fā)及其應(yīng)用
- 摘 要：本文詳細(xì)介紹了一套嵌入式視頻網(wǎng)絡(luò)服務(wù)器系統(tǒng):視頻數(shù)據(jù)壓縮部分由MPEG-X協(xié)議的ASIC芯片完成,嵌入式CPU只負(fù)責(zé)控制。它采用了壓縮與控制分離的方式，提高了系統(tǒng)的靈活性和整體性價比。最后，本文給出了該視頻服務(wù)器在校園親子監(jiān)控系統(tǒng)中的一個應(yīng)用實例。關(guān)鍵詞：MPEG-X； RISC CPU； 親子監(jiān)控系統(tǒng) 引言近幾年隨著嵌入式技術(shù)的蓬勃發(fā)展，出現(xiàn)了基于嵌入式視頻服務(wù)器技術(shù)的遠(yuǎn)程網(wǎng)絡(luò)視頻監(jiān)控設(shè)備。嵌入式視頻服務(wù)器的主要工作原理是：模擬視頻信號經(jīng)A/D后，采用MPE
- 關(guān)鍵字： MPEG-X RISC CPU 親子監(jiān)控系統(tǒng)
可配置系統(tǒng)級驗證環(huán)境加速SoC開發(fā)
- 利用嵌入式硅IP可以縮短SoC設(shè)計所需的開發(fā)時間，這已成為眾所公認(rèn)的事實。但要從完工后的整個系統(tǒng)角度出發(fā)，整合及驗證來自多家廠商的元件，需要相當(dāng)?shù)臅r間和努力，然而它們卻常被忽略。這會對嵌入式軟件開發(fā)人員造成額外負(fù)擔(dān)，因為他們需要SoC的外圍和接口以及處理器的精確模型，才能在設(shè)計投片之前，針對正在開發(fā)的SoC，迅速完成應(yīng)用固件的測試及除錯。如果SoC平臺以可配置處理器和外圍IP為基礎(chǔ)，這些IP又來自多家供貨商，這種情形就更加重要，因為設(shè)計人員必須確認(rèn)在特定配置下，每個元件的功能不會影響到其它元件的工作。除此
- 關(guān)鍵字： ARC SoC ASIC
雙層AMBA總線設(shè)計及其在SoC芯片設(shè)計中的應(yīng)用
- 摘 要：AMBA總線是目前主流的片上總線。本文給出的雙層AMBA總線設(shè)計能極大地提高總線帶寬，并使系統(tǒng)架構(gòu)更為靈活。文章詳細(xì)介紹了此設(shè)計的實現(xiàn)，并從兩個方面對兩種總線方式進行了比較。關(guān)鍵詞：雙層AMBA總線;總線帶寬;SoC 引言一般說來，SoC芯片是由片上芯核、用戶設(shè)計的IP核以及將這兩者集成在一起的總線組成的。片上芯核決定了使用何種片上總線以及芯片的體系結(jié)構(gòu)。ARM系列嵌入式微處理器憑借其高性能、低功耗的特點占據(jù)了市場的主要份額，ARM7TDMI因其相對低廉的價格
- 關(guān)鍵字： SoC 雙層AMBA總線 總線帶寬 SoC ASIC
risc-v soc介紹
您好，目前還沒有人創(chuàng)建詞條risc-v soc!
歡迎您創(chuàng)建該詞條，闡述對risc-v soc的理解，并與今后在此搜索risc-v soc的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對risc-v soc的理解，并與今后在此搜索risc-v soc的朋友們分享。 創(chuàng)建詞條
risc-v soc電路
risc-v soc相關(guān)帖子
risc-v soc資料下載
risc-v soc專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473