rsic-v 文章進入rsic-v技術(shù)社區(qū)

Microchip在RISC-V峰會上展示基于RISC-V的FPGA和空間計算解決方案

中端FPGA和片上系統(tǒng)（SoC）FPGA對于將計算機工作負載轉(zhuǎn)移到網(wǎng)絡(luò)邊緣發(fā)揮著重要作用。Microchip Technology Inc.（美國微芯科技公司）憑借其屢獲殊榮的FPGA幫助推動了這一轉(zhuǎn)變，現(xiàn)又推出首款基于RISC-V的FPGA，其能效是同類中端FPGA的兩倍，并具有同類最佳的設(shè)計、操作系統(tǒng)和解決方案生態(tài)系統(tǒng)。Microchip將在2022年RISC-V峰會上展示該解決方案，并預(yù)覽其PolarFire 2 FPGA硅平臺和基于RISC-V的處理器子系統(tǒng)及軟件套件路線圖。Microchip還將
關(guān)鍵字： Microchip RISC-V峰會 RISC-V FPGA 空間計算

Codasip 宣布成立 Codasip 實驗室，以加速行業(yè)前沿技術(shù)的開發(fā)和應(yīng)用！

德國慕尼黑，2022年12月7日——處理器設(shè)計自動化和RISC-V處理器IP的領(lǐng)導(dǎo)者Codasip今日宣布成立Codasip實驗室（Codasip Labs）。作為公司內(nèi)部創(chuàng)新中心，新的Codasip實驗室將支持關(guān)鍵應(yīng)用領(lǐng)域中創(chuàng)新技術(shù)的開發(fā)和商業(yè)應(yīng)用，覆蓋了安全、功能安全（FuSa）和人工智能/機器學(xué)習(xí)（AI/ML）等方向。該實驗室的使命在于識別和構(gòu)建相關(guān)技術(shù)，以擴展定制計算的可能性，并加快具有定制化的、領(lǐng)域?qū)Ｓ迷O(shè)計的差異化產(chǎn)品的開發(fā)，并縮短其上市時間。Codasip實驗室將由公司創(chuàng)始人兼總裁馬克仁（Ka
關(guān)鍵字： Codasip Codasip 實驗室 IP RISC-V

“芯”突破！行業(yè)首款RISC-V物聯(lián)網(wǎng)安全芯片“港華芯”正式發(fā)布！

11月29日,由港華集團名氣家主辦的“港華芯暨生態(tài)合作發(fā)布會”于蘇州港華大廈順利舉行。名氣家戰(zhàn)略合作伙伴賽昉科技、微五科技、芯昇科技、愛旗科技、紫光展銳、移遠通信、中國電信、中國移動的代表們通過線上線下共同參與。能源行業(yè)的數(shù)字化、智能化轉(zhuǎn)型正全面提速,與此同時信息安全體系建設(shè)和完善也被提到前所未有的高度。隨著國家出臺《關(guān)鍵信息基礎(chǔ)設(shè)施安全保護條例》,特別提出要重點保障包括能源行業(yè)在內(nèi)的關(guān)鍵信息基礎(chǔ)設(shè)施的安全。港華集團作為城市燃氣基礎(chǔ)設(shè)施服務(wù)商率先行動,以“港華芯”為抓手,致力于在筑牢行業(yè)數(shù)據(jù)安全“防火墻”
關(guān)鍵字：港華芯安全芯片 RISC-V

IAR Systems 與嘉楠科技達成合作，支持RISC-V內(nèi)核高精度AI芯片

中國上?！?022年11月23日——嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR Systems 與領(lǐng)先的端側(cè) AI 芯片研發(fā)供應(yīng)商嘉楠科技 (NASDAQ: CAN) 今天共同宣布，IAR Systems 最新推出的 Embedded Workbench for RISC-V 3.11.1版本已支持嘉楠勘智K510芯片，助力開發(fā)雙核RISC-V 64位 AI 端側(cè)推理芯片。IAR Embedded Workbench for RISC-V是一個完整的C/C++編譯器和調(diào)試器工具鏈，將嵌入式開發(fā)者所需的一切
關(guān)鍵字： IAR Systems 嘉楠 RISC-V AI芯片

Nexperia發(fā)布用于汽車和工業(yè)應(yīng)用的650 V超快恢復(fù)整流管

基礎(chǔ)半導(dǎo)體器件領(lǐng)域的高產(chǎn)能生產(chǎn)專家Nexperia今天宣布，旗下面向工業(yè)和汽車領(lǐng)域的銅夾片F(xiàn)latPower (CFP)封裝二極管系列產(chǎn)品組合再添新產(chǎn)品。新增產(chǎn)品包括4個采用CFP3和CFP5封裝的650 V、1 A器件，可應(yīng)用于車載充電器(OBC)和電動汽車逆變器，以及工業(yè)應(yīng)用中的功率轉(zhuǎn)換器、PV逆變器和電源。標(biāo)準(zhǔn)產(chǎn)品包括PNU65010ER (CFP3)和PNU65010EP (CFP5)，符合AEC-Q101標(biāo)準(zhǔn)的產(chǎn)品包括PNU65010ER-Q (CFP3)和PNU65010EP-Q (CFP5)
關(guān)鍵字： Nexperia，650 V，超快恢復(fù)整流管

全新 IAR Embedded Workbench for RISC-V 支持 Andes CoDense?擴展

瑞典烏普薩拉 - 2022 年 11 月 17 日 - 嵌入式開發(fā)軟件和服務(wù)的全球領(lǐng)導(dǎo)者 IAR Systems? 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版現(xiàn)已完全支持 Andes Technology（晶心科技）旗下 AndeStar? V5 RISC-V 處理器的 CoDense? 擴展。CoDense? 是處理器 ISA（指令集架構(gòu)）的專利擴展，能夠幫助 IAR 的工具鏈生成緊湊的代碼，從而節(jié)省目標(biāo)處理器上的閃存，而在之前版本中已實現(xiàn)支持的 A
關(guān)鍵字： IAR Embedded Workbench for RISC-V Andes CoDense

Arm和高通打架中國芯片尋找第三道路RISC-V

圖源：東方IC芯片行業(yè)兩家重量級企業(yè)Arm和高通的法庭訴訟進入攻防戰(zhàn)階段，而近期傳出的相關(guān)消息，更有可能對全球芯片行業(yè)的發(fā)展帶來極大的影響。高通在近期提交給法庭的一份證據(jù)中提到，Arm在與其他客戶溝通時表示，高通所獲授權(quán)在2024年到期后不再續(xù)簽，這也意味著高通將不能再提供Arm架構(gòu)的芯片。另外，所有獲得Arm授權(quán)的半導(dǎo)體制造商將無法向OEM客戶提供CPU外的其他SoC組件，包括GPU、NPU等，因為Arm計劃將CPU許可證協(xié)議與這些組件的許可證協(xié)議打包在一起授權(quán)。這場訴訟源于高通2021年收購了芯片設(shè)計
關(guān)鍵字： RISC-V 龍芯中科 LoongArch架構(gòu)

能效提升超20%！5年8款CPU，平頭哥玄鐵RISC-V生態(tài)實現(xiàn)大跨步

在“2019 阿里云峰會”上，阿里平頭哥正式發(fā)布了當(dāng)時業(yè)界最強的高性能RISC-V處理器內(nèi)核——玄鐵C910，引發(fā)了業(yè)界的廣泛關(guān)注。實際上，早在2014年之時，平頭哥副總裁孟建熠就已經(jīng)開始關(guān)注RISC-V，2018年，平頭哥成功研發(fā)一款低功耗的RISC-V內(nèi)核玄鐵E902。此后，平頭哥持續(xù)深耕RISC-V領(lǐng)域，并迅速成為了RISC-V領(lǐng)域的領(lǐng)導(dǎo)廠商。11月3日，在杭州舉行的“2022云棲大會”上，平頭哥發(fā)布全新的RISC-V高能效處理器——玄鐵C908。據(jù)介紹，玄鐵C908計算能效全球領(lǐng)先，較業(yè)界同性能處
關(guān)鍵字： RISC-V 平頭哥玄鐵C910

三星開始量產(chǎn)第8代V-NAND，存儲密度高達1Tb

作為全球化的半導(dǎo)體企業(yè)，正如在2022年度閃存峰會和2022年度三星內(nèi)存技術(shù)日上所承諾的，三星今日宣布，已開始量產(chǎn)三星產(chǎn)品中具有最高存儲密度的1Tb（太字節(jié)）三比特單元（TLC）第8代V-NAND。1Tb的全新V-NAND在目前三星V-NAND中具有最高的存儲密度，可為全球企業(yè)系統(tǒng)提供容量更大、密度更高的存儲解決方案。三星電子第八代V-NAND，1Tb三星閃存產(chǎn)品與技術(shù)執(zhí)行副總裁SungHoi Hu表示："市場對更高密度、更大容量存儲的需求，推動了V-NAND層數(shù)的增加，三星采用3D縮放（3
關(guān)鍵字：三星 V-NAND 存儲密度

三星宣布量產(chǎn)第 8 代 V-NAND 閃存，PCIe 5.0 SSD 速度可超 12GBps

IT之家 11 月 7 日消息，雖然還沒有發(fā)布任何實際產(chǎn)品，但三星電子現(xiàn)宣布已經(jīng)開始大規(guī)模生產(chǎn)其 236 層 3D NAND 閃存芯片，該公司將其命名為第 8 代 V-NAND。新一代存儲芯片可帶來 2400MTps 的傳輸速度，當(dāng)搭配高端主控使用時，它可使得消費級 SSD 的傳輸速度輕松超過 12GBps。據(jù)介紹，第 8 代 V-NAND 可提供 1Tb (128GB) 的方案，三星電子沒有公開 IC 的大小和實際密度，不過他們稱之為業(yè)界最高的比特密度。三星聲稱，與現(xiàn)有相同容量的閃存芯片相比，
關(guān)鍵字： V-NAND 閃存三星

接軌安卓等主流移動操作系統(tǒng) 阿里平頭哥完善RISC-V端云一體生態(tài)

在萬物互聯(lián)的新時代，RISC-V架構(gòu)憑借簡潔、模塊化、可擴展等特點迅速發(fā)展，并與X86、Arm漸成三足鼎立之勢。作為RISC-V生態(tài)重要參與者之一，阿里平頭哥在11月3日云棲大會上，發(fā)布全新RISC-V高能效處理器玄鐵C908，并在端側(cè)平頭哥引領(lǐng)RISC-V架構(gòu)首次進入安卓開源生態(tài)體系，推動RISC-V與全球主流移動操作系統(tǒng)生態(tài)接軌。30多行業(yè)實現(xiàn)商業(yè)落地當(dāng)前，RISC-V架構(gòu)正朝著可擴展的模塊化、ISA（指令集）定制化以及軟硬件全棧優(yōu)化的方向發(fā)展。平頭哥不斷擴寬RISC-V性能及應(yīng)用邊界，今年發(fā)布無劍6
關(guān)鍵字： RISC-V 智能穿戴 RTOS

Codasip為SiliconArts的光線追蹤GPU提供定制化的RISC-V處理解決方案

德國慕尼黑和韓國首爾，2022年11月——可定制RISC-V處理器知識產(chǎn)權(quán)（IP）的領(lǐng)導(dǎo)者Codasip日前宣布，SiliconArts已采用面向特定應(yīng)用的Codasip 7系列RISC-V處理器，并使用Codasip Studio定制化工具。SiliconArts是為高端圖形處理提供創(chuàng)新解決方案的領(lǐng)導(dǎo)者，通過其極具真實感的光線追蹤圖形渲染技術(shù)實現(xiàn)沉浸式體驗。Codasip RISC-V處理器IP與SiliconArts光線追蹤圖形處理器（GPU）相結(jié)合，將為下一代要求最苛刻的增強現(xiàn)實應(yīng)用賦能。Silic
關(guān)鍵字： Codasip SiliconArts 光線追蹤GPU RISC-V

SiFive 發(fā)布新款 RISC-V 處理器 P670 和 P470：5nm 工藝打造，最高頻率 3.4GHz

IT之家 11 月 3 日消息，SiFive 宣布推出兩款高性能 RISC-V 處理器，旨在為“下一代可穿戴設(shè)備和智能消費設(shè)備”提供動力，型號為 P670 和 P470。據(jù)介紹，SiFive P670 和 P470 支持虛擬化，包括用于加速虛擬化設(shè)備 I / O 的單獨 IOMMU，以及基于去年批準(zhǔn)的 RISC-V Vector v1.0 規(guī)范的完整無序矢量實現(xiàn)，還號稱是市場上第一個支持新的 RISC-V 矢量加密擴展的芯片，最多支持 16 個內(nèi)核的集群一起工作。S
關(guān)鍵字： RISC-V 智能穿戴

ARM計劃改變授權(quán)模式，RISC-V“芯機會”來了？

軟銀集團旗下芯片設(shè)計公司ARM和高通目前正在就知識產(chǎn)權(quán)許可問題展開一場復(fù)雜的法律糾紛，這可能會產(chǎn)生重大影響。ARM正尋求改變其授權(quán)模式日前ARM對于高通透過收購Nuvia間接獲得ARM CPU指令集，而非直接向ARM購買授權(quán)一事對簿公堂。
關(guān)鍵字： ARM 授權(quán)模式 RISC-V

阿里平頭哥RISC-V補丁并入安卓系統(tǒng)源代碼，RISC-V與安卓融合再提速

10月20日，記者獲悉，由阿里巴巴平頭哥貢獻的RISC-V移植安卓的代碼補丁集合，被安卓AOSP社區(qū)收錄進系統(tǒng)源代碼，成為全球首批RISC-V兼容安卓的正式補丁。這意味著谷歌安卓開啟了對RISC-V架構(gòu)的官方原生支持，RISC-V與安卓兩大體系的融合駛?cè)肟燔嚨馈?nbsp;AOSP網(wǎng)站截圖顯示，安卓系統(tǒng)正式接收的首批RISC-V移植補丁，來自阿里平頭哥安卓（Android）是全球主流移動設(shè)備操作系統(tǒng)，擁有豐富成熟的應(yīng)用生態(tài)，其系統(tǒng)核心代碼部分即AOSP（Android Open Source
關(guān)鍵字：阿里平頭哥 RISC-V 安卓

共376條 11/26 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|

rsic-v介紹

RISC-V(讀作“RISC-FIVE”)是基于精簡指令集計算(RISC)原理建立的開放指令集架構(gòu)(ISA)，V表示為第五代RISC(精簡指令集計算機),表示此前已經(jīng)四代RISC處理器原型芯片。每一代RISC處理器都是在同一人帶領(lǐng)下完成，那就是加州大學(xué)伯克利分校的David A. Patterson教授。與大多數(shù)ISA相反，RISC-V ISA可以免費地用于所有希望的設(shè)備中，允許任何人設(shè)計、制造和 [ 查看詳細 ]