<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> rtl

          Synopsys IC Compiler II改變?cè)O(shè)計(jì)游戲規(guī)則后端物理設(shè)計(jì)吞吐量提高10倍

          •   亮點(diǎn):  設(shè)計(jì)規(guī)劃速度提升了10倍,實(shí)現(xiàn)速度提升了5倍,容量提升了2倍?–?它們共同使吞吐量加速了10倍  構(gòu)建于全新的可擴(kuò)展基礎(chǔ)架構(gòu)、時(shí)序和解析優(yōu)化引擎之上  已經(jīng)在成熟和新興的技術(shù)節(jié)點(diǎn)上成功生產(chǎn)流片  為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識(shí)產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司日前宣布:正式推出將導(dǎo)致游戲規(guī)則發(fā)生改變的IC?Compiler?II,它是當(dāng)前領(lǐng)先業(yè)界的布局和布線解決方案IC?Compiler?的繼任產(chǎn)品,可用于基于成熟和新
          • 關(guān)鍵字: Synopsys  IC  RTL  

          Cadence宣布并購(gòu)Forte Design Systems

          • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)日前宣布,已經(jīng)達(dá)成了一項(xiàng)最終協(xié)議,收購(gòu)以SystemC為基礎(chǔ)的高階綜合(HLS)與算法IP供應(yīng)商Forte Design Systems。
          • 關(guān)鍵字: Cadence  SystemC  RTL  

          如何調(diào)試數(shù)字硬件設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 數(shù)字硬件  RTL  參數(shù)測(cè)試  JTAG  

          基于時(shí)序邏輯等效性檢查方法的RTL驗(yàn)證

          • 寄存器傳輸級(jí)(RTL)驗(yàn)證在數(shù)字硬件設(shè)計(jì)中仍是瓶頸。行業(yè)調(diào)研顯示,功能驗(yàn)證占整個(gè)設(shè)計(jì)工作的70%。但即使把重點(diǎn)放在驗(yàn)證上面,仍有超過(guò)60%的設(shè)計(jì)出帶需要返工。其主要原因是在功能驗(yàn)證過(guò)程中暴露出來(lái)的邏輯或功能瑕疵和
          • 關(guān)鍵字: RTL  時(shí)序邏輯  等效  檢查方法    

          用RTL測(cè)試平臺(tái)驗(yàn)證事務(wù)級(jí)IP模型

          • 在系統(tǒng)級(jí)芯片設(shè)計(jì)中,設(shè)計(jì)驗(yàn)證是一項(xiàng)十分重要的工作。傳統(tǒng)的驗(yàn)證方法雖然比較簡(jiǎn)單,但對(duì)設(shè)計(jì)工程師要求很高,而且驗(yàn)證時(shí)間過(guò)長(zhǎng)。本文介紹開(kāi)放式設(shè)計(jì)和驗(yàn)證語(yǔ)言SystemC,通過(guò)該語(yǔ)言可實(shí)現(xiàn)RTL測(cè)試平臺(tái)的復(fù)用,降低驗(yàn)證
          • 關(guān)鍵字: RTL  測(cè)試平臺(tái)  模型    

          Cadence推出新一代Encounter RTL-to-GDSII流程

          • 全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS),日前宣布推出最新版Cadence? Encounter? RTL-to-GDSII流程,面向高性能千兆級(jí)設(shè)計(jì),包括在20納米最新技術(shù)節(jié)點(diǎn)上的新設(shè)計(jì)。這種最新的RTL-to-GDSII設(shè)計(jì)、實(shí)現(xiàn)與簽收流程是與領(lǐng)先的IP與晶圓廠合作伙伴及客戶(hù)合作開(kāi)發(fā)的,能更有效地進(jìn)行SoC開(kāi)發(fā),滿(mǎn)足并超越當(dāng)今市場(chǎng)所需的功耗、性能與面積需求。
          • 關(guān)鍵字: Cadence  RTL-to-GDSII  

          基于RTL綜合策略的狀態(tài)機(jī)優(yōu)化方案

          •  有限狀態(tài)機(jī)及其設(shè)計(jì)技術(shù)是數(shù)字系統(tǒng)設(shè)計(jì)中的重要組成部分,是實(shí)現(xiàn)高效率、高可靠性邏輯控制的重要途徑。大部分?jǐn)?shù)字系統(tǒng)都可以劃分為控制單元和數(shù)據(jù)單元兩個(gè)組成部分。通常,控制單元的主體是一個(gè)狀態(tài)機(jī),它接收外部
          • 關(guān)鍵字: RTL  策略  方案    

          在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例

          • 在FPGA設(shè)計(jì)中使用Precision RTL 綜合實(shí)例,數(shù)字濾波器通常分成有限脈沖響應(yīng)(finite impulse response,也就是FIR)和
            無(wú)限脈沖響應(yīng)(infinite impulse response,也就是IIR)兩大類(lèi)。FIR 濾波器相對(duì)
            于IIR濾波器而言,優(yōu)點(diǎn)是相位線性和性能穩(wěn)定,應(yīng)用范圍廣
          • 關(guān)鍵字: 綜合  實(shí)例  RTL  Precision  設(shè)計(jì)  使用  FPGA  

          Synopsys綜合和布局及布線生產(chǎn)效率提升兩倍

          •   Synopsys日前宣布,在其Galaxy設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的RTL綜合工具Design Compiler 2010,它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。Design Compiler自1988年問(wèn)世以來(lái),隨著工藝技術(shù)從1.5微米到32納米的進(jìn)步,而不斷得到調(diào)整升級(jí)。而今時(shí)序與面積布線的優(yōu)化已成為主要的挑戰(zhàn),最新版工具與時(shí)俱進(jìn),針對(duì)拓?fù)浼夹g(shù)進(jìn)行擴(kuò)展,為Synopsys布局布線解決方案IC Compiler提供“物理層指引”;將時(shí)序和面積的一致性提升至5%的同時(shí),還將IC
          • 關(guān)鍵字: Synopsys  RTL  32納米  

          Design Compiler 2010將綜合和布局及布線的生產(chǎn)效率提高2倍

          •   全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造的軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技有限公司日前宣布:該公司在其Galaxy™設(shè)計(jì)實(shí)現(xiàn)平臺(tái)中推出了最新的創(chuàng)新RTL綜合工具Design Compiler 2010,它將綜合和物理層實(shí)現(xiàn)流程增速了兩倍。為了滿(mǎn)足日益復(fù)雜的設(shè)計(jì)中極具挑戰(zhàn)性的進(jìn)度要求,工程師們需要一種RTL綜合解決方案,使他們盡量減少重復(fù)工作并加速物理實(shí)現(xiàn)進(jìn)程。為了應(yīng)對(duì)這些挑戰(zhàn),Design Compiler 2010對(duì)拓?fù)浼夹g(shù)進(jìn)行擴(kuò)展,為Synopsys旗艦布局布線解決方案IC Compile
          • 關(guān)鍵字: Synopsys  Galaxy  RTL  

          中芯國(guó)際和新思科技攜手推出Reference Flow 4.0

          •   全球領(lǐng)先的半導(dǎo)體設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)(IP)供應(yīng)商新思科技公司與中國(guó)內(nèi)地最大的芯片代工企業(yè)中芯國(guó)際集成電路制造有限公司日前宣布,將攜手推出全新的65納米R(shí)TL-to-GDSII參考設(shè)計(jì)流程4.0(Reference Flow 4.0)。作為新思科技專(zhuān)業(yè)化服務(wù)部與中芯國(guó)際共同開(kāi)發(fā)的成果,該參考流程中增加了 Synopsys Eclypse™ 低功耗解決方案及IC Compiler Zroute布線技術(shù),為設(shè)計(jì)人員解決更精細(xì)工藝節(jié)點(diǎn)中遇到的低功耗和可制造性設(shè)計(jì)(DFM)等問(wèn)題提供更多
          • 關(guān)鍵字: 中芯國(guó)際  65納米  Galaxy  RTL-to-GDSII參考設(shè)計(jì)流程4.0  

          利用現(xiàn)成FPGA開(kāi)發(fā)板進(jìn)行ASIC原型開(kāi)發(fā)

          • 2004年12月在一項(xiàng)由Synplicity公司委托的調(diào)查中,全世界超過(guò)20,000名開(kāi)發(fā)者被詢(xún)問(wèn)關(guān)于他們的硬件輔助ASIC驗(yàn)證...
          • 關(guān)鍵字: FPGA  ASIC  NRE  RTL  

          Magma 最新版Talus Design面世

          •   美國(guó)加州圣荷塞 2009年4月14日– 芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼(Magma®)設(shè)計(jì)自動(dòng)化有限公司(納斯達(dá)克代碼:LAVA)日前宣布,該公司面向先進(jìn)集成電路的全芯片綜合產(chǎn)品Talus® Design的最新版本正式面市。新版Talus® Design包括了一個(gè)增強(qiáng)的時(shí)序優(yōu)化引擎、改善的內(nèi)存使用效率以及先進(jìn)的生產(chǎn)率改進(jìn),比如:創(chuàng)新性可用性、更為靈活的先進(jìn)腳本語(yǔ)言以及領(lǐng)先的第三方可測(cè)性設(shè)計(jì)(DFT)產(chǎn)品支持。同時(shí),Talus Design與Talus Vortex相結(jié)
          • 關(guān)鍵字: Magma  RTL  DFT  Talus  

          Cadence推出C-to-Silicon Compiler拓展系統(tǒng)級(jí)產(chǎn)品

          •   全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(納斯達(dá)克: CDNS),今天宣布推出Cadence® C-to-Silicon Compiler,這是一種高階綜合產(chǎn)品,能夠讓設(shè)計(jì)師在創(chuàng)建和復(fù)用系統(tǒng)級(jí)芯片IP的過(guò)程中,將生產(chǎn)力提高10倍。C-to-Silicon Compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級(jí)模型之間的橋梁,它們通常是用C/C++ 和SystemC寫(xiě)成的,而寄存器傳輸級(jí)(RTL)模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成SoC。這種重要的新功能對(duì)于開(kāi)發(fā)新型SoC和系統(tǒng)級(jí)IP,用于消費(fèi)電子、無(wú)
          • 關(guān)鍵字: Cadence  RTL  SoC  IP  

          CADENCE與Common Platform及ARM合作提供45納米R(shí)TL-to-GDSII參考流程

          •   全球電子設(shè)計(jì)創(chuàng)新企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)今天宣布面向Common Platform™技術(shù)的45納米參考流程將于2008年7月面向大眾化推出。Cadence®與Common Platform技術(shù)公司包擴(kuò)IBM、特許半導(dǎo)體制造公司和三星聯(lián)合開(kāi)發(fā)RTL-to-GDSII 45納米流程,滿(mǎn)足高級(jí)節(jié)點(diǎn)設(shè)計(jì)需要。該參考流程基于對(duì)應(yīng)Common Power Format(CPF)的Cadence低功耗解決方案,而且還包含來(lái)自Cadence的關(guān)鍵可制造性設(shè)計(jì)(De
          • 關(guān)鍵字: CADENCE  Common Platform  ARM  RTL-to-GDSII  低功耗  
          共33條 2/3 « 1 2 3 »

          rtl介紹

          RTL是Real Time Logistics的縮寫(xiě), 意為:實(shí)時(shí)物流,是順應(yīng)新經(jīng)濟(jì)變革的當(dāng)代物流理念,與現(xiàn)代物流理念區(qū)別在于,實(shí)時(shí)物流不僅關(guān)注物流系統(tǒng)成本,更關(guān)注整體商務(wù)系統(tǒng)的反應(yīng)速度與價(jià)值;不僅是簡(jiǎn)單地追求生產(chǎn)、采購(gòu)、營(yíng)銷(xiāo)系統(tǒng)中的物流管理與執(zhí)行的協(xié)同與一體化運(yùn)作,更強(qiáng)調(diào)的是與企業(yè)商務(wù)系統(tǒng)的融合,形成以供應(yīng)鏈為核心的商務(wù)大系統(tǒng)中的物流反應(yīng)與執(zhí)行速度,使商流、信息流、物流、資金流四流合一,真正實(shí)現(xiàn) [ 查看詳細(xì) ]

          熱門(mén)主題

          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();