serdes ip 文章進(jìn)入serdes ip技術(shù)社區(qū)

基于Wishbone總線的UART IP核設(shè)計(jì)

摘要：介紹了一種基于Wishbone總線的UART IP核的設(shè)計(jì)方法。該設(shè)計(jì)采用了自頂向下的模塊化劃分和有限狀態(tài)機(jī)相結(jié)合的方法，由于其應(yīng)用了標(biāo)準(zhǔn)的Wishbone總線接口，從而使微機(jī)系統(tǒng)與串行設(shè)備之間的通信更加靈活方便。驗(yàn)證
關(guān)鍵字： IP 設(shè)計(jì) UART 總線 Wishbone 基于

　　芯片設(shè)計(jì)愈趨復(fù)雜，對(duì)已驗(yàn)證IP的需求也愈來(lái)愈高，根據(jù)全球半導(dǎo)體協(xié)會(huì)(GSA)統(tǒng)計(jì)，2010年晶圓代工廠提供給IC設(shè)計(jì)業(yè)者的IP數(shù)量，已經(jīng)超過(guò)以IP授權(quán)為主要業(yè)務(wù)的第三方IP供貨商。為了縮短芯片設(shè)計(jì)至量產(chǎn)時(shí)間，臺(tái)積電旗下創(chuàng)意、聯(lián)電旗下智原等2家設(shè)計(jì)服務(wù)業(yè)者，已經(jīng)成為晶圓雙雄搶食IP授權(quán)市場(chǎng)趨勢(shì)下的主要受惠者。　　根據(jù)GSA調(diào)查統(tǒng)計(jì)，IC設(shè)計(jì)業(yè)者的IP來(lái)源，雖然因?yàn)樾酒O(shè)計(jì)功能區(qū)塊(design block)仍以自家技術(shù)為主，自有IP比例達(dá)到66%，但是去年一年當(dāng)中，已有愈來(lái)愈多的IC設(shè)計(jì)業(yè)者開(kāi)始依賴
關(guān)鍵字：臺(tái)積電 IP

很多兄弟對(duì)于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來(lái)的時(shí)候,多多少少有些迷惑,怎么出現(xiàn)配置芯片了,為什么...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

1前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來(lái)越高，但現(xiàn)有...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

閱讀本文的人群：熟悉數(shù)字電路基本知識(shí)（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語(yǔ)言，對(duì)FPGA...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

阻塞和非阻塞語(yǔ)句作為verilogHDL語(yǔ)言的最大難點(diǎn)之一，一直困擾著FPGA設(shè)計(jì)者，即使是一個(gè)頗富經(jīng)驗(yàn)的設(shè)計(jì)工程師，...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

硬件描述語(yǔ)言HDL（HardwareDescribeLanguage）HDL概述隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

作者：韓俊剛時(shí)間：2006-02-1117:08:15來(lái)自：西安郵電學(xué)院ASIC設(shè)計(jì)中心簡(jiǎn)介：由于微電子技術(shù)的迅速發(fā)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

隨著FPGA(FieldProgrammableGateArray)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

Situation:我們平時(shí)使用Verilog進(jìn)行狀態(tài)機(jī)編碼時(shí)，通常使用parameter對(duì)狀態(tài)名進(jìn)行定義，這樣寫(xiě)Case語(yǔ)句的時(shí)候...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

摘要：直接數(shù)字頻率合成器DDS具有極高的分辨率、頻率轉(zhuǎn)換速度快、相位噪聲低等優(yōu)點(diǎn)。以ALTERA公司的CPU軟核Ni...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

這個(gè)帖子主要和大家介紹一些我們?cè)贔PGA硬件系統(tǒng)設(shè)計(jì)過(guò)程中遇到的問(wèn)題和解決的方法。也歡迎大家一起參與討論...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

IP（IntellectualProperty）就是常說(shuō)的知識(shí)產(chǎn)權(quán)。美國(guó)Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC、AS...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

不論是消費(fèi)、工業(yè)還是醫(yī)療應(yīng)用，功耗優(yōu)化一般都是通過(guò)縮短有效處理時(shí)間以及延長(zhǎng)處理器睡眠模式時(shí)間來(lái)實(shí)現(xiàn)的。...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA