soc　文章進(jìn)入soc　技術(shù)社區(qū)

片上系統(tǒng)中斷機(jī)制的可靠性設(shè)計

1 引言在嵌入式系統(tǒng)應(yīng)用中，異步實時交互系統(tǒng)占了很大部分，這就要求系統(tǒng)對數(shù)據(jù)或者控制信號的輸入具有較高的響應(yīng)速度。相對查詢方式而言，中斷方式具有響應(yīng)速度快、效率高等特點，因而在嵌入式系統(tǒng)中廣泛采用。隨著VLSI進(jìn)入深亞微米時代，嵌入式系統(tǒng)趨向于片上系統(tǒng)(SOC)，中斷控制部分不再由獨立的通用中斷控制芯片構(gòu)成，而是由系統(tǒng)開發(fā)者根據(jù)特定的中斷類型設(shè)計專用的中斷控制邏輯。目前，對于中斷控制器的設(shè)計方法以及中斷的快速轉(zhuǎn)移等已經(jīng)有大量的研究，但是對于中斷機(jī)制的可靠性問題研究較少。事實上，中斷機(jī)制的可靠性問題是不可忽
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SOC 噪音干擾操作系統(tǒng)

帶8051內(nèi)核的系統(tǒng)級ADC芯片MSC1210介紹及應(yīng)用

　　摘要：介紹德州儀器公司最近出品的帶有高性能8051內(nèi)核的系統(tǒng)級ADC芯片——MSC1210。說明8051內(nèi)核單片機(jī)的特點、懷能以及片上Flash、24位高精度A/D轉(zhuǎn)換器的使用方法。利用MSC1210豐富的片上資源，可以很簡單地構(gòu)建精密數(shù)據(jù)采集系統(tǒng)。關(guān)鍵詞：MSC1210 SoC 24位ADC FGA 　　MSC1210是德州儀器公司推出的系統(tǒng)級高精度ADC芯片系列，內(nèi)置24位低功∑—ΔADC前端信號調(diào)理電路—多路模擬開關(guān)、緩沖器、PGA、電壓參考，且集成
關(guān)鍵字： MSC1210 SoC 24位ADC FGA MCU和嵌入式微處理器

SPARC體系的S698系列SoC及其應(yīng)用

1 S698的典型結(jié)構(gòu) S698是歐比特公司在借鑒國際最新研究成果的基礎(chǔ)上，自行研發(fā)的系列高性能SoC芯片的總稱。它主要面向工業(yè)控制、航空航天控制、軍用電子設(shè)備、POS及稅控機(jī)終端以及消費(fèi)電子等嵌入式領(lǐng)域的應(yīng)用。典型的S698 SoC芯片由整型處理單元、Cache模塊、浮點處理單元、片內(nèi)總線、時鐘管理模塊、硬件調(diào)試支持單元、存儲器控制器以及其他片內(nèi)外設(shè)等模塊組成。圖1為其典型的結(jié)構(gòu)框圖。 2 S698的主要特征 S698系列SoC芯片具有如下主要特征： ◆內(nèi)核為基于SPARC
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SPARC SoC S698 MCU和嵌入式微處理器

基于SOC/IP的智能傳感器設(shè)計研究

引言　　智能傳感器技術(shù)是一門正在蓬勃發(fā)展的現(xiàn)代傳感器技術(shù)，是涉及微機(jī)械和微電子技術(shù)、計算機(jī)技術(shù)、網(wǎng)絡(luò)與通信技術(shù)、信號處理技術(shù)、電路與系統(tǒng)、傳感技術(shù)、神經(jīng)網(wǎng)絡(luò)技術(shù)、信息融合技術(shù)、小波變換理論、遺傳理論、模糊理論等多種學(xué)科的綜合技術(shù)。　　智能傳感器中智能功能如：數(shù)字信號輸出、信息存儲與記憶、邏輯判斷、決策、自檢、自校、自補(bǔ)償都是以微處理器為基礎(chǔ)的?；谖⑻幚砥鞯膫鞲衅鲝暮唵蔚臄?shù)字化與信息處理已發(fā)展到了目前具有網(wǎng)絡(luò)通信功能、神經(jīng)網(wǎng)絡(luò)、模糊理論、遺傳理論、小波變換理論、多傳感器信息融合
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SOC/IP 傳感器傳感器

基于SOC/IP的智能傳感器設(shè)計研究

引言智能傳感器技術(shù)是一門正在蓬勃發(fā)展的現(xiàn)代傳感器技術(shù)，是涉及微機(jī)械和微電子技術(shù)、計算機(jī)技術(shù)、網(wǎng)絡(luò)與通信技術(shù)、信號處理技術(shù)、電路與系統(tǒng)、傳感技術(shù)、神經(jīng)網(wǎng)絡(luò)技術(shù)、信息融合技術(shù)、小波變換理論、遺傳理論、模糊理論等多種學(xué)科的綜合技術(shù)。智能傳感器中智能功能如：數(shù)字信號輸出、信息存儲與記憶、邏輯判斷、決策、自檢、自校、自補(bǔ)償都是以微處理器為基礎(chǔ)的?；谖⑻幚砥鞯膫鞲衅鲝暮唵蔚臄?shù)字化與信息處理已發(fā)展到了目前具有網(wǎng)絡(luò)通信功能、神經(jīng)網(wǎng)絡(luò)、模糊理論、遺傳理論、小波變換理論、多
關(guān)鍵字：模擬技術(shù) 電源技術(shù) SOC/IP 傳感器傳感器

IP核在SoC設(shè)計中的接口技術(shù)

引言　　隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計集成到單個芯片中即實現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)，因此，開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對提高IP核的復(fù)用意義重大。本文簡單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計中提高IP核的復(fù)用度，從而簡化系統(tǒng)設(shè)計和驗證的方法，主要討論OCP(開放核協(xié)議)。　　OCP簡介　　基于IP核復(fù)用技術(shù)的SoC設(shè)計使芯片的設(shè)計從以硬件為中心轉(zhuǎn)向以軟件為中心，
關(guān)鍵字：通訊無線網(wǎng)絡(luò) IP核 SoC 接口無線通信

SoC設(shè)計：復(fù)雜性為驗證提出更高要求

由于片上系統(tǒng)(SoC)設(shè)計變得越來越復(fù)雜，驗證面臨著巨大的挑戰(zhàn)。大型團(tuán)隊不斷利用更多資源來尋求最高效的方法，從而將新的方法學(xué)與驗證整合在一起，并最終將設(shè)計與驗證整合在一起。雖然我們知道實現(xiàn)驗證計劃幾乎占去了整個芯片設(shè)計工作的2/3，但是我們還是發(fā)現(xiàn)有團(tuán)隊遲交芯片，錯過計劃的流片最終期限。這種疏忽可能造成嚴(yán)重的商業(yè)后果，因為這意味著硬件和軟件錯誤經(jīng)常被遺漏，直到設(shè)計周期的晚期。為了創(chuàng)建一個全面的驗證解決方案，我們首先必須認(rèn)識到設(shè)計工程師和驗證工程師所面臨的分歧和挑戰(zhàn)。在這個過程中，我們發(fā)現(xiàn)某些
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 復(fù)雜性片上系統(tǒng) SoC ASIC

基于RVM的層次化SoC芯片平臺的設(shè)計及應(yīng)用

本文介紹了Synopsys的RVM驗證方法學(xué)，采用Vera硬件驗證工具以及OpenVera驗證語言建立目標(biāo)模型環(huán)境，自動生成激勵，完成自核對測試、覆蓋率分析等工作。
關(guān)鍵字： RVM SoC 芯片

三種常用SoC片上總線的分析與比較

嵌入式系統(tǒng)是當(dāng)今計算機(jī)工業(yè)發(fā)展的一個熱點。隨著超大規(guī)模集成電路的迅速發(fā)展，半導(dǎo)體工業(yè)進(jìn)入深亞微米時代，器件特征尺寸越來越小，芯片規(guī)模越來越大，可以在單芯片上集成上百萬到數(shù)億只晶體管。如此密集的集成度使我們現(xiàn)在能夠在一小塊芯片上把以前由CPU和若干I/O接口等數(shù)塊芯片實現(xiàn)的功能集成起來，由單片集成電路構(gòu)成功能強(qiáng)大的、完整的系統(tǒng)，這就是我們通常所說的片上系統(tǒng)SoC（System on Chip）。由于功能完整，SoC逐漸成為嵌入式系統(tǒng)發(fā)展的主流。　　SoC相比板上系統(tǒng)，具有許
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 總線 Avalon 嵌入式

基于模式的SoC設(shè)計方法研究

引　言　　SoC(system on chip) 是微電子技術(shù)發(fā)展的一個新的里程碑，SoC不再是一種功能單一的單元電路，而是將信號采集、處理和輸出等完整的系統(tǒng)集成在一起，成為一個有專用目的的電子系統(tǒng)單片。其設(shè)計思想也有別于IC，在一個或若干個單片上完成整個系統(tǒng)的功能。　　SoC開發(fā)和設(shè)計存在一些問題，如描述語言不統(tǒng)一、抽象層次低、仿真速度慢、可重用性差、設(shè)計性能無法保障、RTL級發(fā)現(xiàn)的問題需要重新進(jìn)行整個的設(shè)計流程才能解決，因此SoC的建模與設(shè)計的方法成為當(dāng)前刻不容緩的課題。上述種種問題與曾經(jīng)困
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) SoC 面向?qū)ο?/a> SystemC 嵌入式

擴(kuò)大ARM SoC的驗證覆蓋縮短仿真時間

驗證復(fù)雜的SoC設(shè)計要耗費(fèi)極大的成本和時間。據(jù)證實，驗證一個設(shè)計所需的時間會隨著設(shè)計大小的增加而成倍增加。在過去的幾年中，出現(xiàn)了很多的技術(shù)和工具，使驗證工程師可以用它們來處理這類問題。但是，這些技術(shù)中很多基于動態(tài)仿真，并依靠電路操作來發(fā)現(xiàn)設(shè)計問題，因此設(shè)計者仍面臨為設(shè)計創(chuàng)建激勵的問題。　　設(shè)計者可以使用運(yùn)行在處理器上的固件作為驗證仿真激勵的一部分，這也是目前通常采用的方法----使用全功能處理器模型。與在HDL中編寫激勵相比，固件作為激勵速度更快，并且更容易創(chuàng)建
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) ARM SoC 仿真嵌入式

如何利用嵌入式軟件設(shè)計SoC

美國Globalpress公司舉辦的2007電子高峰會議上，舉辦了一場SoC(系統(tǒng)芯片)的專題討論會：設(shè)計師如何利用嵌入式軟件作為SoC器件設(shè)計的關(guān)鍵。會議上的專家各抒己見?！　⊥暾桨副葐蝹€硬件重要主持人: Gartner公司的高級分析師John Barber軟件在嵌入式產(chǎn)品中的份量越來越重。自2000年來，價值觀念發(fā)生了巨大的變化，2000年以前，主張是器件，即讓我們的器件與競爭對手的性能、品質(zhì)進(jìn)行對比具有優(yōu)勢，這就是那時形成鮮明特色的關(guān)鍵?，F(xiàn)今，制造商和客戶需要的是解決方案，而不僅僅是器件。我的價值
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0707_A 雜志_技術(shù)長廊 SoC

基于RVM的層次化SoC芯片驗證平臺設(shè)計及應(yīng)用

本文以SIM卡控制模塊的功能驗證為例，介紹了運(yùn)用Synopsys Vera驗證工具以及RVM驗證方法學(xué)快速高效地搭建高質(zhì)量驗證平臺的方法。文中詳細(xì)介紹了RVM驗證方法學(xué)以及RVM驗證平臺的結(jié)構(gòu)。
關(guān)鍵字： RVM SoC 芯片驗證平臺設(shè)計

Nios SoC系統(tǒng)中的BCH編解碼IP核的設(shè)計

引言　　循環(huán)碼是最重要的一類線性分組糾錯碼，而BCH碼又是目前發(fā)現(xiàn)的性能很好且應(yīng)用廣泛的循環(huán)碼，它具有嚴(yán)格的代數(shù)理論，對它的理論研究也非常透徹。BCH碼的實現(xiàn)途徑有軟件和硬件兩種。軟件實現(xiàn)方法靈活性強(qiáng)且較易實現(xiàn)，但硬件實現(xiàn)方法的工作速度快，在高數(shù)據(jù)速率和長幀應(yīng)用場合時具有優(yōu)勢。FPGA(現(xiàn)場可編程門陣列)為DSP算法的硬件實現(xiàn)提供了很好的平臺，但如果單獨使用一片F(xiàn)PGA實現(xiàn)BCH編解碼，對成本、功耗和交互速度都不利。最新的SoC(片上系統(tǒng))設(shè)計方法可以很好地解決這個問題。
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Nios SoC BCH編解碼 IP核

“首個”無線傳感器網(wǎng)絡(luò)SoC問世

Dust Networks公司在Electronica大會上發(fā)布了世上首個無線傳感器網(wǎng)絡(luò)系統(tǒng)級芯片(SoC)。Dust Networks在這張名為“智能塵埃”的芯片上集成了構(gòu)建分配式傳感器網(wǎng)絡(luò)所需的所有硬件和軟件功能，并表示它的功耗比Zigbee要低5倍，使系統(tǒng)不再需要路由器，而且使在現(xiàn)有網(wǎng)絡(luò)上添加新傳感器的總成本降低了10倍。 Dust Networks公司創(chuàng)始人之一，電氣工程師Rob Conant說：“我們的ASIC的功耗比使用802.15.4無線電
關(guān)鍵字：傳感器傳感器專題無線 SoC ASIC