<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> solido ip

          2006年2月15日,海爾IC選用ARM Artisan物理IP

          •   2006年2月15日 海爾IC選用ARM Artisan®物理IP開發(fā)消費電子產(chǎn)品,全面的解決方案幫助中國工程師實現(xiàn)低功耗、高性能的IC設計。
          • 關鍵字: ARM  IP  

          QuickLogic推出嵌入式SDIO IP和SDIO設計

          •      QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進一步縮短客戶產(chǎn)品設計的時間,QuickLogic同時還提供基于Eclipse II QL8325和QL8150 的SDIO參考設計。         QuickLogic所
          • 關鍵字: IP  QuickLogic  SDIO  嵌入式  設計  

          德州儀器推出IP質(zhì)量管理單元系統(tǒng)

          •   日前,德州儀器 (TI) 宣布推出一套新型的 IP 質(zhì)量管理單元系統(tǒng)—PIQUA,該產(chǎn)品將使服務供應商能夠在 VoIP、IP 視頻、IPTV 以及因特網(wǎng)音樂服務方面,為個人消費者與企業(yè)用戶提供高級服務質(zhì)量。通過積極與 Motive 及 Viola Networks 的合作,融合了PIQUA 的TI IP 通信技術產(chǎn)品,可提供重要技術信息來正確管理各種新興
          • 關鍵字: IP  德州儀器  質(zhì)量管理單元系統(tǒng)  

          QuickLogic推出SDIO IP和SDIO參考設計

          •       QuickLogic公司近日宣布推出可嵌入QuickLogic 微瓦FPGA產(chǎn)品系列Eclipse II™的SDIO主控器IP核。為了進一步縮短客戶產(chǎn)品設計的時間,QuickLogic同時還提供基于Eclipse II QL8325和QL8150 的SDIO參考設計。         Quick
          • 關鍵字: IP  QuickLogic  SDIO  

          MIPS與Virage優(yōu)化內(nèi)核IP套件提高性能

          •       MIPS 科技與 Virage Logic宣布聯(lián)合推出一個新系列的第一個內(nèi)核優(yōu)化 IP 套件(Core-Optimized IP Kit)。該套件由專門優(yōu)化 MIPS 處理器性能的Virage Logic Area 、Speed and Power (ASAP) Memory™
          • 關鍵字: IP  MIPS  Virage  

          ST無線IP家庭網(wǎng)絡多媒體流組合

          • 多媒體/手機芯片領導廠商針對下一代家庭娛樂信息產(chǎn)品推出成套關鍵技術 意法半導體日前公布了該公司正在為無線家庭IP網(wǎng)絡的音視頻流應用開發(fā)一套關鍵技術的細節(jié),以實現(xiàn)新一代消費電子產(chǎn)品。有了這些技術,不同的消費產(chǎn)品(機頂盒、DVD影碟機、DVD錄放機、移動終端)就可以通過無線連接來共享多媒體內(nèi)容。ST正在開發(fā)的關鍵技術包括視頻碼轉換、先進的視頻編碼器和強固的解碼器 (H.264)、自適應播放、802.11n WLAN和安全/DRM (數(shù)字權限管理)。 這些技術的開發(fā)目標是按照“隨時
          • 關鍵字: IP  ST  多媒體  家庭網(wǎng)絡  無線  移動多媒體  

          2005年12月20日,宏力半導體采用ARM Artisan物理IP

          •   2005年12月20日宏力半導體采用ARM Artisan物理IP擴展其0.18微米和0.13微米流水線。該協(xié)議使ARM全球用戶可以通過ARM網(wǎng)站免費獲得基于宏力技術的物理IP。
          • 關鍵字: ARM  IP  

          用PowerPC實現(xiàn)高帶寬 TCP/IP 性能

          • 用PowerPC實現(xiàn)高帶寬 TCP/IP 性能,今天,實現(xiàn)線速 TCP/IP 性能仍舊是一項重大設計挑戰(zhàn)。在本文中,我們將討論限制 TCP/IP 性能的單位字節(jié)和單位包的處理成本,并給出在基于嵌入式處理器的應用中實現(xiàn)千兆位以太網(wǎng) TCP/IP 性能最大化的技術。
          • 關鍵字: 性能  TCP/IP  帶寬  實現(xiàn)  PowerPC  

          IP業(yè)務網(wǎng)解決方案

          • 當前IP網(wǎng)所承擔的業(yè)務已經(jīng)不再是電子郵件和網(wǎng)頁瀏覽,除了基于IP網(wǎng)的寬帶業(yè)務,還逐步出現(xiàn)了VPN等高增值業(yè)務。這就要求IP網(wǎng)不僅有容量上,而且要在業(yè)務支持種類、服務質(zhì)量和可管理性上有所提高,最終發(fā)展到以IP/MPLS網(wǎng)實現(xiàn)統(tǒng)一的業(yè)務提供和業(yè)務承載。      今天,IP/MPLS標準和技術正日益得到完善,其市場接受度正不斷提高,許多運營商將在網(wǎng)絡中構建具有業(yè)務提供能力的IP/MPLS業(yè)務層作為其重要戰(zhàn)略。傳統(tǒng)的路由器也具有一定的IP或MPLS隧道能力,但是它們并不是基于“面向服務”進行設計的,只能以粗放的
          • 關鍵字: IP  

          自由IP Core資源的利用

          • 摘    要:本文介紹了與免費IP Core運作有關的問題以及免費資源的若干來源,然后通過對兩個不同來源的、免費的八位RISC CPU進行比較和分析,給出了若干選用免費核時應考慮的問題。關鍵詞:IP Core; CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對縮短設計周期的追求,設計重用已經(jīng)成為有效的應對方法,它不但適合于ASIC,也適合于CPLD/FPGA。在CPLD/FPGA的設計過程中,由于開發(fā)工具的通用性、設計語言的標準化,設計過程幾乎與所用器件的硬件結構無關,
          • 關鍵字: CPU  IP  Core  

          TCP/IP協(xié)議棧在嵌入式芯片上的實現(xiàn)

          • 摘    要:本文介紹了一種在Atmega128芯片上嵌入TCP/IP協(xié)議棧的實現(xiàn)方法,整個協(xié)議棧采用模塊化設計,結構簡單,可以很方便的移植到不同芯片上。關鍵詞:TCP/IP;嵌入式系統(tǒng);8019AS;Atmega128引言對于嵌入式系統(tǒng)而言,考慮到TCP/IP協(xié)議的復雜性以及嵌入式系統(tǒng)自身資源的有限,對TCP/IP的實現(xiàn)并不是一件容易的事情。在一些特殊場合,比如要求實時性或者數(shù)據(jù)的安全性,實現(xiàn)TCP/IP協(xié)議時還需要特別加以考慮。下面以ATMEL公司的mega128芯片為硬
          • 關鍵字: 8019AS  Atmega128  TCP/IP  嵌入式系統(tǒng)  

          基于C*SoC200的32位稅控機專用系統(tǒng)芯片設計

          • 摘    要:本文首先介紹了一個32位嵌入式稅控機專用系統(tǒng)芯片C3118的功能、結構和特點,然后分析了一個自動化程度很高的SoC設計平臺——C*SoC200,對該平臺的主要結構和功能進行了分析。關鍵詞:IP;SoC;平臺;仿真 引言2003年7月,中國國家質(zhì)量監(jiān)督檢驗檢疫總局發(fā)布了由稅控機國家標準制定委員會制定的稅控收款機國家標準。并將陸續(xù)出臺一系列的管理法規(guī)。為了滿足國家標準的要求,各稅控機生產(chǎn)廠家都在積極使用32位MCU開發(fā)符合新規(guī)范的稅控機。而32位的嵌入式稅控機專用
          • 關鍵字: IP  SoC  仿真  平臺  SoC  ASIC  

          基于FPGA的可編程定時器/計數(shù)器8253的設計與實現(xiàn)

          • 摘    要:本文介紹了可編程定時器/計數(shù)器8253的基本功能,以及一種用VHDL語言設計可編程定時器/計數(shù)器8253的方法,詳述了其原理和設計思想,并利用Altera公司的FPGA器件ACEX 1K予以實現(xiàn)。關鍵詞:FPGA;IP;VHDL 引言在工程上及控制系統(tǒng)中,常常要求有一些實時時鐘,以實現(xiàn)定時或延時控制,如定時中斷,定時檢測,定時掃描等,還要求有計數(shù)器能對外部事件計數(shù)。要實現(xiàn)定時或延時控制,有三種主要方法:軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
          • 關鍵字: FPGA  IP  VHDL  
          共796條 52/54 |‹ « 45 46 47 48 49 50 51 52 53 54 »

          solido ip介紹

          您好,目前還沒有人創(chuàng)建詞條solido ip!
          歡迎您創(chuàng)建該詞條,闡述對solido ip的理解,并與今后在此搜索solido ip的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();