<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> stratix?10

          可用10DB為單位選定40~90DB增益的可編程放大器

          • 電路的功能當(dāng)用OP放大器進行高倍數(shù)AC放大時,若改變反饋電路的分壓比,使放大倍數(shù)改變,頻率特性也會大幅度地改變。本電路設(shè)有40、20、20、10DB增益固定的放大器,通過繼電器選用這些放大器,可使最大增益達90DB。本
          • 關(guān)鍵字: DB  10  40  90    

          通過28-nm FPGA 解決100-GbE 線路卡設(shè)計挑戰(zhàn)

          • 各種標準組織逐步完成了傳送網(wǎng)、以太網(wǎng)和光接口的100G 標準, FPGA 在100G 產(chǎn)品系統(tǒng)設(shè)計早期技術(shù)應(yīng)用中扮演了關(guān)鍵角色。由于帶寬需求越來越大,服務(wù)提供商為他們的下一代線路卡選擇了最新的40-GbE/100-GbE標準。Altera Stratix V FPGA在28-nm 技術(shù)節(jié)點提供具有增強100G PCS 功能的集成12.5-Gbps收發(fā)器,從而解決了帶寬問題。 詳情參見 http://share.eepw.com.cn/share/download/id/51953
          • 關(guān)鍵字: Stratix V FPGA  100G PCS  線路卡   

          Altera發(fā)布28-nm Stratix V FPGA系列

          • Stratix V FPGA突破帶寬瓶頸,同時降低了系統(tǒng)功耗和成本 2010年4月20號,北京——Altera公司(NASDAQ: ALTR)今天發(fā)布業(yè)界帶寬最大的FPGA——下一代28-nm Stratix? V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力,采用各種創(chuàng)新技術(shù)和前沿28-nm工藝,降低了寬帶應(yīng)用的成本和功耗。 Stratix V FPGA系列采用TSMC 28-nm高性能(HP)工藝進行制造,提供1
          • 關(guān)鍵字: Altera  28-nm  Stratix V FPGA  

          Altera Stratix IV GT FPGA與QSFP實現(xiàn)互操作性

          •   Altera 公司今天宣布其Stratix® IV GT FPGA 實現(xiàn)了與Avago公司 的 40G 四通道小型可插拔 (QSFP) 光學(xué)模塊的互操作性。QSFP 光學(xué)模塊在單條光纖電纜鏈路上數(shù)據(jù)速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的 11.3-Gbps 嵌入式收發(fā)器,設(shè)計人員現(xiàn)在可以運用 FPGA 的靈活性和性能優(yōu)勢在其線卡中將 40G QSFP 光學(xué)模塊橋接到其它器件,從而增加總系統(tǒng)帶寬。   QSFP 是一些計算及電信應(yīng)用中使用的高性能交換機、路
          • 關(guān)鍵字: Altera  FPGA  Stratix  QSFP  

          ADSll10自校準模數(shù)轉(zhuǎn)換器在稱重中的應(yīng)用

          • 引言
            ADSlllO是精密的連續(xù)自校準A/D轉(zhuǎn)換器,帶有差分輸入和高達16位的分辨率。片內(nèi)可編程的增益放大器PGA提供高達8倍的增益,并且允許以高分辨率對較小的信號進行測量。1 ADSll10芯片結(jié)構(gòu)及工作原理
            1.1 ADS
          • 關(guān)鍵字: ADSll  10  自校準  模數(shù)轉(zhuǎn)換器    

          淺談10kV配電網(wǎng)的無功優(yōu)化補償

          • 1功率因數(shù)和無功功率補償?shù)幕靖拍?br />  1.1功率因數(shù):電網(wǎng)中的電氣設(shè)備和電動機、變壓器等屬于既有電感又有電阻的電感性負載,電感性負載的電壓和電流的相量間存在著一個相位差,相位角的余弦COSφ即是功率因數(shù),它是有
          • 關(guān)鍵字: 10  kV  配電網(wǎng)  補償    

          Altera Stratix IV FPGA通過了Interlaken通用性測試

          •   Altera公司今天宣布,Stratix ?IV FPGA通過Interlaken聯(lián)盟的器件通用性測試。Altera認證了與使用Interlaken協(xié)議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試,是業(yè)界唯一支持10 Gbps線速的Interlaken解決方案。器件通用性測試驗證了Stratix IV FPGA芯片間Interlaken接口,確保它們能夠為下一代無線和固網(wǎng)基礎(chǔ)設(shè)施應(yīng)用迅速提供全包解決方案。   Altera使用S
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          NXP宣布其高速轉(zhuǎn)換器與Altera FPGA實現(xiàn)互通

          •   恩智浦半導(dǎo)體(NXP Semiconductors)近日宣布,其推出的支持JESD204A標準的CGV™ 系列數(shù)據(jù)轉(zhuǎn)換器,與Altera公司Stratix IV GX及Arria II GX FPGA系列實現(xiàn)互通,今后還將與Cyclone IV GX FPGA系列實現(xiàn)互通。對設(shè)備設(shè)計者來說,可編程邏輯器件與高速轉(zhuǎn)換器之間的互通性是關(guān)鍵驗收標準之一,因為這種互通可以消除與項目進度相關(guān)的風(fēng)險和成本問題。   恩智浦的新型JESD204A標準轉(zhuǎn)換器適用于蜂窩基站和其他無線通信基礎(chǔ)設(shè)施設(shè)備,以及
          • 關(guān)鍵字: NXP  數(shù)據(jù)轉(zhuǎn)換器  Stratix  Cyclone  

          Altera Stratix IV FPGA繼續(xù)廣受全球媒體好評

          •   Altera公司今天宣布,40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個獎項。Stratix IV系列因其在密度、性能和功耗上的優(yōu)勢,以及在前沿工藝技術(shù)上的領(lǐng)先地位獲得《電子技術(shù)應(yīng)用》、中國電子報以及《VME和關(guān)鍵系統(tǒng)雜志》(VME and Critical Systems)的編輯的認可。Stratix IV FPGA器件自2008年12月開始發(fā)售起,已有10家電子行業(yè)媒體授予它12項產(chǎn)品和技術(shù)獎。最新的獎項包括: 《電子技術(shù)應(yīng)用》雜志授予Strati
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          在40G/100G 應(yīng)用中使用10-Gbps收發(fā)器

          • 本白皮書介紹向100G 接口過渡的關(guān)鍵推動力量,以及怎樣利用FPGA 特有的功能來實現(xiàn)這一高速接口。數(shù)據(jù)中心以及核心網(wǎng)系統(tǒng)中新出現(xiàn)的40GbE 和100GbE 標準主要依靠FPGA 來鏈接本系統(tǒng)和其他協(xié)議的基礎(chǔ)設(shè)備。Stratix IV
          • 關(guān)鍵字: Gbps  100  40  10    

          10bit 60MsPs 15mW流水線ADC的設(shè)計

          • 0 引言
            模數(shù)轉(zhuǎn)換器是現(xiàn)代數(shù)字通信系統(tǒng)中十分重要的單元。與模擬信號相比,數(shù)字信號具有便于存儲、轉(zhuǎn)移、保真度和可靠性高等優(yōu)點。但是因為人們所處的世界是連續(xù)的模擬環(huán)境,其中所有(物理、化學(xué)、生物等)信號
          • 關(guān)鍵字: MsPs  bit  ADC  10    

          基于Stratix III的DDR3 SDRAM控制器設(shè)計

          •  1 引言  DDR3 SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會)制定的全新下一代內(nèi)存技術(shù)標準,具有 速度更快、功耗更低、效能更高以及信號質(zhì)量更好等優(yōu)點,對于解決高速系統(tǒng)(例如某些高速圖 像處理系統(tǒng))設(shè)計中由于存儲
          • 關(guān)鍵字: 控制器  設(shè)計  SDRAM  DDR3  Stratix  III  基于  控制器  

          Altera 推出其面向 Stratix IV FPGA 的最新開發(fā)套件

          •   Altera 公司今天宣布推出其面向 Stratix?IV FPGA 的最新開發(fā)套件。Stratix IV E FPGA 開發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設(shè)計環(huán)境,其中包括迅速開始其高密度原型產(chǎn)品設(shè)計所需的硬件和軟件。   Stratix IV E FPGA 開發(fā)套件基于高性能、高密度的 Stratix IV EP4SE530 FPGA。該 FPGA 具有 530K 邏輯元件 (LE),比當(dāng)前市場上同類競爭產(chǎn)品的 FPGA 性能平均高 25%。S
          • 關(guān)鍵字: Altera  Stratix  FPGA   

          Altera Stratix IVFPGA助推XDI dbX分析平臺

          •   Altera公司今天宣布,XtremeData有限公司下一代dbX系列數(shù)據(jù)庫平臺設(shè)計采用了高性能Stratix® IV FPGA,該系列專門用于對大型數(shù)據(jù)庫進行全面分析和研究。   dbX是含有分析系統(tǒng)所有組件的全集成平臺,包括,存儲、計算、互聯(lián)網(wǎng)絡(luò)和數(shù)據(jù)庫引擎等。專利XtremeData計算模塊采用了含有Stratix IV FPGA的SQL-in-Silicon硬件加速器。具有在系統(tǒng)可編程能力的Stratix IV FPGA為定制處理引擎實現(xiàn)提供了通用平臺。   XtremeData在
          • 關(guān)鍵字: Altera  Stratix  FPGA  

          一種簡單的10MHz頻率源兼分配放大器

          • 如果一個實驗室使用多臺頻率計數(shù)器、頻譜分析儀和其他與頻率相關(guān)的測試設(shè)備,則給實驗室提供一個標準頻率是非常有意義的。與其花時間去校準所有儀器的振蕩器或購置昂貴的高精度振蕩器,倒不如使用圖1所示的電路,即
          • 關(guān)鍵字: MHz  10  頻率源  分配放大器    
          共272條 16/19 |‹ « 10 11 12 13 14 15 16 17 18 19 »

          stratix?10介紹

          您好,目前還沒有人創(chuàng)建詞條stratix?10!
          歡迎您創(chuàng)建該詞條,闡述對stratix?10的理解,并與今后在此搜索stratix?10的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();