<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> stratix

          Altera宣布820K-LE Stratix IV FPGA擴大技術優(yōu)勢

          •   Altera公司今天宣布,40-nm Stratix® IV E FPGA高端密度范圍增大到業(yè)界領先的820K邏輯單元(LE)。Stratix IV EP4SE820 FPGA是業(yè)界同類產品中密度最大、性能最好、功耗最低的FPGA。EP4SE820 FPGA非常適合各種需要大容量FPGA的高端數(shù)字應用,包括ASIC原型開發(fā)和仿真、固網、無線、軍事、計算機和存儲應用等。   Altera的Stratix IV E FPGA提供四種器件,密度范圍在230K到820K LE之間。新的EP4SE82
          • 關鍵字: Altera  Stratix  FPGA  HardCopy  

          Altera在亞洲16城市舉辦2009 AP技術巡展

          •   事件:Altera®公司今天宣布,公司與分銷商合作,將于2009年8月4號至9月24號,在亞太地區(qū)16個城市舉辦免費的技術研討會。研討會舉辦地區(qū)包括中國、印度、韓國、馬來西亞、新加坡和臺灣等。其中,Altera與分銷商艾睿電子、駿龍科技和文曄科技在中國舉辦九場,分別是上海、杭州、南京、北京、武漢、西安、深圳、廣州和成都。   在這些研討會上,您將了解Altera新的40-nm系列產品——包括Stratix® IV FPGA、HardCopy® IV A
          • 關鍵字: Altera  Stratix  HardCopy  Arria  Cyclone  Quartus  IP  

          2009年7月6日,Altera在亞洲16城市舉辦2009 AP技術巡展

          •   事件:Altera®公司今天宣布,公司與分銷商合作,將于2009年8月4號至9月24號,在亞太地區(qū)16個城市舉辦免費的技術研討會。研討會舉辦地區(qū)包括中國、印度、韓國、馬來西亞、新加坡和臺灣等。其中,Altera與分銷商艾睿電子、駿龍科技和文曄科技在中國舉辦九場,分別是上海、杭州、南京、北京、武漢、西安、深圳、廣州和成都。   在這些研討會上,您將了解Altera新的40-nm系列產品——包括Stratix® IV FPGA、HardCopy® IV A
          • 關鍵字: Altera  Stratix  FPGA  

          Altera開始提供Stratix IV GX FPGA開發(fā)套件

          •   Altera公司今天宣布,開始提供Stratix® IV GX FPGA開發(fā)套件。這一套件為加速Altera集成8.5-Gbps收發(fā)器高性能40-nm Stratix IV GX FPGA的設計開發(fā)提供硬件和軟件解決方案。該套件是設計和測試高速串行接口的理想環(huán)境,例如8通道配置的PCI Express (PCIe) Gen2等。   Stratix IV GX FPGA開發(fā)套件提供完整的PCIe Gen2端點硬件設計,含有PCI-SIG兼容電路板,在Stratix IV GX FPGA中
          • 關鍵字: Altera  Stratix  FPGA  

          Altera開始發(fā)售密度最高、系統(tǒng)帶寬最大的FPGA

          •   Altera公司今天宣布,開始提供業(yè)界密度最高,系統(tǒng)帶寬最大的FPGA,以滿足當今寬帶應用的迫切需求。Stratix® IV GT EP4S40G5和EP4S100G5 FPGA具有11.3-Gbps收發(fā)器和530K邏輯單元(LE),是Altera 40-nm Stratix IV FPGA系列中發(fā)售給用戶的最新器件。Stratix IV GT FPGA支持下一代40G/100G技術,包括通信系統(tǒng)、高端測試設備和軍事通信系統(tǒng)中使用的40/100 Gb以太網(GbE)介質訪問控制器(MAC)、光
          • 關鍵字: Altera  FPGA  Stratix  

          采用創(chuàng)新降耗技術應對FPGA靜態(tài)和動態(tài)功耗的挑戰(zhàn)

          • 傳統(tǒng)上,數(shù)字邏輯并不耗費大量靜態(tài)功耗,但隨著工藝節(jié)點的不斷精微,這一情況在發(fā)生顯著變化?,F(xiàn)在,隨著工藝尺度的...
          • 關鍵字: FPGA  動態(tài)功耗  動態(tài)功耗  Stratix  

          Altera交付Stratix IV GX收發(fā)器信號完整性開發(fā)套件

          •   Altera公司今天宣布,開始提供Stratix® IV GX版收發(fā)器信號完整性開發(fā)套件。這一全功能硬件開發(fā)平臺裝配了Altera® Stratix IV GX FPGA,其收發(fā)器工作速率高達8.5 Gbps,使工程師能夠迅速方便地進行原型開發(fā),測試高速接口。通過這一套件,客戶可以根據(jù)自己的設計系統(tǒng)需求來試用Altera新的40-nm Stratix IV GX FPGA。   信號完整性是數(shù)字視頻和4G無線等寬帶應用的關鍵設計要求。Altera FPGA一直保持了優(yōu)異的信號完整性,
          • 關鍵字: Altera  收發(fā)器  Stratix  

          Altera第二批40nm FPGA面市,顛覆收發(fā)器的密度/成本

          •   繼Altera 08年12月率先發(fā)布第一批40nm FPGA后,2個月后的09年2與10日,Altera公司又投下了四枚40nm炸彈:Stratix IV GT和Arria II GX 40nm FPGA系列與Stratix IV GX FPGA和HardCopy IV GX ASIC,四者進一步拓展了全系列收發(fā)器FPGA和ASIC解決方案產品組合。   “Altera多年來一直致力于的全系列收發(fā)器開發(fā),至此,Altera系列產品提供的收發(fā)器速率覆蓋了155 Mbps至11.3 Gb
          • 關鍵字: Altera  FPGA  Stratix IV   

          業(yè)界容量最大的ASIC原型電路板采用了Altera Stratix III器件

          •    2008年11月11號,北京——Altera公司(NASDAQ: ALTR)今天宣布,Dini集團在其業(yè)界容量最大的單板FPGA原型引擎中采用了具有340K邏輯單元(LE)的Stratix® III EP3SL340 FPGA。DN7020K10采用了1,760引腳封裝的20片EP3SL340 FPGA,每個器件提供1,104個用戶I/O,容量等價于5千萬ASIC邏輯門??蛻粼O計無線通信、網絡和圖形處理應用等定制ASIC時,可以利用這一超大容量原型電路板來驗
          • 關鍵字: Altera  Dini集團  Altera Stratix III FPGA  ASIC  

          2008年7月18日,Altera公布第二季度業(yè)績

          •   Altera公司今天宣布第二季度銷售額達到3.599億美元,比2008年第一季度增長7%,比2007年第二季度增長13%。在2008年第一季度0.839億美元凈收入和每股攤薄后收益0.27美元基礎上,第二季度凈收入增長到0.98億美元,每股攤薄后收益0.32美元。和2007年第二季度相比,今年第二季度凈收入增長22%,每股攤薄后收益增長43%。   上半年運營現(xiàn)金流為2.268億美元。第二季度,Altera以140萬美元回購其65,000普通股。到目前為止,在第三季度,Altera已經以1004萬美
          • 關鍵字: Altera  FPGA  Stratix   

          FPGA開始進入40納米時代

          • 隨著對互聯(lián)網傳輸視頻、高速無線數(shù)據(jù)和數(shù)字電視等服務需求的不斷增長,設計人員需要能夠提供更高的數(shù)據(jù)速率、更高的接口帶寬和數(shù)據(jù)處理能力更強的解決方案,而且其功效要好。為解決這些設計挑戰(zhàn),Altera借助在收發(fā)器、存儲器接口、低功耗技術和FPGA內核體系結構上的創(chuàng)新,實現(xiàn)40-nm器件的新功能。
          • 關鍵字: fpga  altera  40納米  stratix  hardcopy  

          Altera Stratix III FPGA的LVDS I/O支持SGMII

          •   Altera公司今天宣布,Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質無關接口(SGMII)。Stratix III LVDS I/O的接口速率達到1.25 Gbps,滿足SGMII嚴格的抖動性能要求,支持不含收發(fā)器的三速以太網(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網SGMII的可編程邏輯器件,降低了每個器件的成本和功耗,提供更多的接口。   Stratix III FPGA的SGMII
          • 關鍵字: Altera  Stratix III FPGA  SGMII  以太網  

          Stratix FPGA電源方案設計與驗證

          • 針對Stratix系列FPGA系統(tǒng)電源需求情況,給出了一套基于Intersil高效三輸出同步補償穩(wěn)定器的“單片”電源解決方案。
          • 關鍵字: 驗證  方案設計  電源  FPGA  Stratix  

          GiDEL在最新的開發(fā)系統(tǒng)中采用Altera的Stratix FPGA系列

          •   Altera宣布,GiDEL的新一代PROC算法加速板和PROCxM原型開發(fā)系統(tǒng)的PC_X8 PCI Express (PCIe)適配器采用了Stratix® II、Stratix II GX和Stratix III FPGA。高性能Altera® Stratix FPGA使GiDEL能夠在新的PCIe應用和設計人員開發(fā)系統(tǒng)中集成更多的功能,提升系統(tǒng)性能。   GiDEL的PROCStar III開發(fā)系統(tǒng)   面向基于PCIe的嵌入式處理應用,GiDEL的PROCStar III開
          • 關鍵字: 嵌入式系統(tǒng)  單片機  GiDEL  Stratix  FPGA  MCU和嵌入式微處理器  

          Stratix II FPGA系統(tǒng)電源設計

          • 基于MAX1951的諸多特點,本文給出了采用該器件為Stratix II FPGA系統(tǒng)供電以降低其功耗的設計方案。
          • 關鍵字: 電源  設計  系統(tǒng)  FPGA  II  Stratix  
          共53條 3/4 « 1 2 3 4 »

          stratix介紹

          您好,目前還沒有人創(chuàng)建詞條stratix!
          歡迎您創(chuàng)建該詞條,闡述對stratix的理解,并與今后在此搜索stratix的朋友們分享。    創(chuàng)建詞條

          熱門主題

          Stratix    樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();