sub-ghz soc 文章進(jìn)入sub-ghz soc技術(shù)社區(qū)

針對(duì)低耗能應(yīng)用，ARM和聯(lián)華電子推出全新55奈米ULP實(shí)體IP解決方案

　　全球IP硅智財(cái)授權(quán)領(lǐng)導(dǎo)廠商ARM®與全球晶圓專工大廠聯(lián)華電子今(18)宣布ARM® Artisan®實(shí)體IP解決方案的新進(jìn)展，加速以ARM處理器為核心的嵌入式系統(tǒng)和物聯(lián)網(wǎng)相關(guān)應(yīng)用蓬勃發(fā)展。　　聯(lián)華電子的55奈米超低功耗製程(55ULP)技術(shù)已成為低耗能物聯(lián)網(wǎng)應(yīng)用的最佳解決方案。新推出的實(shí)體IP產(chǎn)品將有助于晶片設(shè)計(jì)團(tuán)隊(duì)，加速并簡(jiǎn)化為物聯(lián)網(wǎng)和其他嵌入式系統(tǒng)開(kāi)發(fā)ARM系統(tǒng)單晶片(SoC)。　　對(duì)許多講求低耗電的應(yīng)用而言，盡可能最大化電池使用壽命是成功設(shè)計(jì)的關(guān)鍵。Artisan
關(guān)鍵字： ARM SoC

國(guó)產(chǎn)芯片已具國(guó)際引領(lǐng)力

　　中國(guó)工程院院士劉經(jīng)南十三日在接受新華社記者采訪時(shí)表示，隨著應(yīng)用范圍越來(lái)越廣，高精度芯片已成為國(guó)際競(jìng)爭(zhēng)的重要領(lǐng)域。北斗星通發(fā)布的全球首款全系統(tǒng)多核高精度芯片，表明中國(guó)國(guó)產(chǎn)芯片已具有國(guó)際引領(lǐng)能力。　　中國(guó)北斗星通控股子公司和芯星通公司十三日發(fā)布了新一代高精度多模多頻衛(wèi)星導(dǎo)航系統(tǒng)級(jí)(SoC)芯片UC4C0，這也是全球首款全系統(tǒng)多核高精度導(dǎo)航定位SoC芯片，標(biāo)志著中國(guó)衛(wèi)星導(dǎo)航芯片邁入國(guó)際領(lǐng)先水準(zhǔn)。　　據(jù)了解，和芯星通發(fā)布的UC4C0芯片具備全系統(tǒng)、抗干擾、高輸出率等特性，可實(shí)現(xiàn)高精度全球衛(wèi)星導(dǎo)航系統(tǒng)測(cè)
關(guān)鍵字： UC4C0 SoC

鋰離子電池組監(jiān)控系統(tǒng)研究與實(shí)現(xiàn) — 鋰離子電池監(jiān)控系統(tǒng)基礎(chǔ)研究

　　2.1鋰離子電池技術(shù) 　　鋰是世界最輕的金屬，是1990年由日本索尼公司首先推向市場(chǎng)的新型高能蓄電池，它所構(gòu)成的電池具有非常多的優(yōu)點(diǎn)：　　⑴高容量，高密度。鋰電池的輸出電壓近4V，是單節(jié)鎳鎘、鎳氫電池的3倍，能夠比鎳氫電池存儲(chǔ)更多的能量; 　?、瞥叽缧。亓枯p; 　?、菬o(wú)記憶效應(yīng)。鋰電池不需要定期放電，不管殘余電量多少，都可以進(jìn)行充電，非常方便; 　?、茸苑烹娐市?，循環(huán)壽命長(zhǎng)。鋰電池自放電率為每月2%~5%，而鎳鎘，鎳氫等電池自放電率達(dá)到20%; 　　⑸充放電壽命長(zhǎng)。經(jīng)過(guò)500次重復(fù)充放
關(guān)鍵字：鋰離子 SOC

基于LEON2的SOC原型開(kāi)發(fā)平臺(tái)設(shè)計(jì)

　　隨著IC制造工藝水平的快速發(fā)展，片上系統(tǒng)(SOC)在ASIC設(shè)計(jì)中得到廣泛應(yīng)用。微處理器IP核是SOC片上系統(tǒng)的核心部分。但是大多數(shù)公司和研究機(jī)構(gòu)沒(méi)有足夠的財(cái)力與人力開(kāi)發(fā)自己的處理器，所以業(yè)界比較流行的做法就是購(gòu)買微處理器的IP核，例如ARM核或MIPS核,但需要數(shù)十萬(wàn)美金的許可證費(fèi)用的投入。　　除了昂貴的ARM核與MIPS核以外，我們還有另外一種選擇，就是選擇開(kāi)放源代碼的微處理器的IP核。目前可以實(shí)際使用的開(kāi)放源代碼處理器有LEON系列與OPENRISC系列兩種。本文就介紹了LEON2微處理器核
關(guān)鍵字： LEON2 SOC

LEON3開(kāi)源軟核處理器動(dòng)態(tài)圖像邊緣檢測(cè)SoC設(shè)計(jì)

　　邊緣檢測(cè)是圖像處理和計(jì)算機(jī)視覺(jué)中的基本問(wèn)題，邊緣檢測(cè)的目的是標(biāo)識(shí)數(shù)字圖像中亮度變化明顯的點(diǎn)。邊緣檢測(cè)是圖像處理和計(jì)算機(jī)視覺(jué)中，尤其是特征提取中的一個(gè)研究領(lǐng)域。　　本文采用局部熵邊緣檢測(cè)算法，將圖像采集，邊緣檢測(cè)和圖像顯示三個(gè)部分封裝設(shè)計(jì)為IP(Intellectual Property)核，通過(guò)AMBA APB總線嵌入到LEON3的經(jīng)典SoC架構(gòu)中。實(shí)現(xiàn)了多路數(shù)據(jù)并行處理和DSP模塊加速處理，配合CPU軟核的協(xié)調(diào)參數(shù)配置功能，可以充分發(fā)揮硬件設(shè)計(jì)的高速性和靈活性。此外，由于動(dòng)態(tài)圖像邊緣檢測(cè)是圖像處
關(guān)鍵字： SoC LEON3

瑞薩稱霸車電市場(chǎng) 持續(xù)深根平臺(tái)應(yīng)用

　　行車安全意識(shí)抬頭，讓臺(tái)灣汽車市場(chǎng)不再比哪輛車有皮椅、影音系統(tǒng)，多少顆氣囊、是否具防滑、跟車及車輛偏移等系統(tǒng)反而備受消費(fèi)者重視，讓汽車電子市場(chǎng)看俏，但不管你是否了解汽車電子產(chǎn)業(yè)，瑞薩電子(Renesas)你一定要認(rèn)識(shí)，因?yàn)槿蛴?0%的汽車系統(tǒng)都采用該公司的SoC系統(tǒng)單晶片/MCU微處理器，該公司看準(zhǔn)汽車與物聯(lián)網(wǎng)接合及購(gòu)車方式轉(zhuǎn)變，近年強(qiáng)化汽車資訊整合方案，提供汽車電子廠發(fā)揮更多研發(fā)創(chuàng)意。　　 ? 　　臺(tái)灣瑞薩電子董事長(zhǎng)暨總經(jīng)理久保慎一(左起)、日本瑞薩電子全球業(yè)務(wù)暨行銷部副部長(zhǎng)川
關(guān)鍵字：瑞薩 SoC

車用半導(dǎo)體需要兼顧經(jīng)濟(jì)和節(jié)能

　　編者按：與消費(fèi)電子不同，汽車電子對(duì)半導(dǎo)體有著特殊的需求。英飛凌如何理解車用半導(dǎo)體的特點(diǎn)，如何看待新能源車的電源系統(tǒng)、車聯(lián)網(wǎng)的安全?以下文章或許對(duì)您有所啟發(fā)。　　車用半導(dǎo)體的部分特點(diǎn) 　　記者：汽車產(chǎn)量的復(fù)合年增長(zhǎng)率是4%，半導(dǎo)體元件成本的年復(fù)合增長(zhǎng)率是2%，為什么半導(dǎo)體元件成本的增長(zhǎng)率比汽車產(chǎn)量的增長(zhǎng)率還要低? 　　Hans Adlkofer：我們認(rèn)為車內(nèi)電子成分的增加，半導(dǎo)體的增長(zhǎng)應(yīng)該是比車輛的增長(zhǎng)率大，但是，需要考慮到一個(gè)因素，根據(jù)車廠和行業(yè)的要求，每年半導(dǎo)體的價(jià)格都是要下降的。平均整個(gè)電
關(guān)鍵字：英飛凌 SoC 單片機(jī) 201504

傳三星強(qiáng)攻Modem、高階機(jī)SoC在望

　　昨天才傳出三星電子(Samsung Electronics)副董事長(zhǎng)李在镕(Lee Jae -yong)，親自要求提升半導(dǎo)體設(shè)計(jì)能力，最快明年第一季有望看到成果，如今三星詳細(xì)計(jì)畫似乎曝光!韓媒透露，三星應(yīng)該掌握了關(guān)鍵技術(shù)，將結(jié)合應(yīng)用處理器(AP)和Modem，研發(fā)二合一晶片，直搗高通(Qualcomm)要害。　　韓媒etnews 19日?qǐng)?bào)導(dǎo)，三星自行研發(fā)的Exynos 7420應(yīng)用處理器頗受好評(píng)，該公司為了提升系統(tǒng)半導(dǎo)體部門的競(jìng)爭(zhēng)力，再接再厲跨入系統(tǒng)單晶片 (SoC)領(lǐng)域，將結(jié)合應(yīng)用處理器和Mod
關(guān)鍵字：三星 Modem SoC

Cadence推出Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)周轉(zhuǎn)時(shí)間減少最高達(dá)10倍，并交付最佳品質(zhì)的結(jié)果

　　Cadence(Cadence Design Systems, Inc. )今天發(fā)布Cadence® Innovus™ 設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)，這是新一代的物理設(shè)計(jì)實(shí)現(xiàn)解決方案，使系統(tǒng)芯片(system-on-chip，SoC)開(kāi)發(fā)人員能夠在加速上市時(shí)間的同時(shí)交付最佳功耗、性能和面積(PPA)指標(biāo)的的設(shè)計(jì)。Innovus設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)由具備突破性優(yōu)化技術(shù)所構(gòu)成的大規(guī)模的并行架構(gòu)所驅(qū)動(dòng)，在先進(jìn)的16/14/10納米FinFET工藝制程和其他成熟的制程節(jié)點(diǎn)上通常能提升10%到20%的功耗、性能和面
關(guān)鍵字： Cadence SoC

Xilinx發(fā)布面向全可編程SoC和MPSoC的SDSoC 開(kāi)發(fā)環(huán)境

　　All Programmable 技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)今天宣布推出面向全可編程SoC和MPSoC的SDSoC? 開(kāi)發(fā)環(huán)境。作為賽靈思SDx?系列開(kāi)發(fā)環(huán)境的第三大成員，SDSoC開(kāi)發(fā)環(huán)境讓更廣闊的系統(tǒng)和軟件開(kāi)發(fā)者群體也能獲益于“全可編程”SoC和MPSoC器件的強(qiáng)大優(yōu)勢(shì)。SDSoC環(huán)境可提供大大簡(jiǎn)化的類似ASSP的編程體驗(yàn)，其中包括簡(jiǎn)便易用的Eclipse集成設(shè)計(jì)環(huán)境(IDE)以及用于異構(gòu)Zynq? 全可編
關(guān)鍵字：賽靈思 SoC

Xilinx將推出16nm的FPGA和SoC，融合存儲(chǔ)器、3D-on-3D和多處理SoC技術(shù)

　　賽靈思公司 (Xilinx+)日前宣布，其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲(chǔ)器、3D-on-3D和多處理SoC(MPSoC)技術(shù)，再次實(shí)現(xiàn)了領(lǐng)先的價(jià)值優(yōu)勢(shì)。此外，為實(shí)現(xiàn)更高的性能和集成度，UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術(shù)——SmartConnect。這些新的器件進(jìn)一步擴(kuò)展了賽靈思的UltraScale產(chǎn)品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件)，同時(shí)利用臺(tái)積電公
關(guān)鍵字：賽靈思 FPGA SoC UltraScale 201503

Silicon Labs推出簡(jiǎn)化IoT連接的新型32位Sub-GHz無(wú)線MCU

　　物聯(lián)網(wǎng)(IoT)領(lǐng)域中無(wú)線連接解決方案的領(lǐng)先供應(yīng)商SiliconLabs(芯科科技有限公司)今日宣布推出新型的32位無(wú)線MCU系列產(chǎn)品，設(shè)計(jì)旨在簡(jiǎn)化各類IoT連接應(yīng)用開(kāi)發(fā)。新型的EZR32無(wú)線MCU具有最佳的能效和sub-GHzRF性能，可滿足所有應(yīng)用對(duì)于更長(zhǎng)電池使用壽命、增加無(wú)線傳輸距離、小外形尺寸和靈活性的需求，并且在單芯片中支持專有協(xié)議，也支持工業(yè)標(biāo)準(zhǔn)的無(wú)線協(xié)議。EZR32系列產(chǎn)品的目標(biāo)應(yīng)用包括智能儀表、無(wú)線傳感器網(wǎng)絡(luò)、家居和樓宇自動(dòng)化、安保系統(tǒng)、遠(yuǎn)程監(jiān)視和資產(chǎn)跟蹤等。　　
關(guān)鍵字： Silicon Labs Sub-GHz

燦芯半導(dǎo)體運(yùn)用Cadence數(shù)字設(shè)計(jì)實(shí)現(xiàn)和Signoff工具，提升了4個(gè)SoC設(shè)計(jì)項(xiàng)目的質(zhì)量并縮短了上市時(shí)間

　　Cadence今天宣布燦芯半導(dǎo)體(Brite Semiconductor Corporation)運(yùn)用Cadence® 數(shù)字設(shè)計(jì)實(shí)現(xiàn)和signoff工具，完成了4個(gè)28nm系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)，相比于先前的設(shè)計(jì)工具，使其產(chǎn)品上市時(shí)間縮短了3周。通過(guò)使用Cadence設(shè)計(jì)工具，燦芯半導(dǎo)體的設(shè)計(jì)項(xiàng)目實(shí)現(xiàn)了提升20%的性能和節(jié)省10%的功耗。　　燦芯半導(dǎo)體使用Cadence Encounter® 數(shù)字設(shè)計(jì)實(shí)現(xiàn)系統(tǒng)用于物理實(shí)現(xiàn)、Cadence Voltus™ IC電源完整
關(guān)鍵字： Cadence SoC

AMD透露高性能、高能效系統(tǒng)級(jí)芯片“Carrizo”架構(gòu)細(xì)節(jié)

　　近日AMD公司在國(guó)際固態(tài)電路會(huì)議(ISSCC)上透露，即將推出的專為筆記本和低功耗桌面電腦設(shè)計(jì)的代號(hào)為“Carrizo”的A系列加速處理器(APU)將帶來(lái)多項(xiàng)全新的領(lǐng)先電源管理技術(shù)，并通過(guò)全新“挖掘機(jī)”x86 CPU核心和新一代AMD Radeon GPU核心帶來(lái)大幅的性能提升。通過(guò)使用真正的系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)，AMD預(yù)計(jì)Carrizo x86核心的功耗將降低40%，同時(shí)CPU、顯卡以及多媒體性能將比上一代APU大幅提升，預(yù)計(jì)年中搭載于筆記本和一體
關(guān)鍵字： AMD Carrizo SoC

Altera發(fā)售20 nm SoC

　　Altera公司今天開(kāi)始發(fā)售其第二代SoC系列，進(jìn)一步鞏固了在SoC FPGA產(chǎn)品上的領(lǐng)先地位。Arria? 10 SoC是業(yè)界唯一在20 nm FPGA架構(gòu)上結(jié)合了ARM?處理器的可編程器件。與前一代SoC FPGA相比，Arria 10 SoC進(jìn)行了全面的改進(jìn)，支持實(shí)現(xiàn)性能更好、功耗更低、功能更豐富的嵌入式系統(tǒng)。Altera將在德國(guó)紐倫堡舉行的嵌入式世界2015大會(huì)上展示其基于SoC的解決方案，包括業(yè)界唯一的20 nm SoC FPGA。　　Altera的SoC產(chǎn)品市場(chǎng)資深總監(jiān)
關(guān)鍵字： Altera SoC FPGA