tddi soc 文章進(jìn)入tddi soc技術(shù)社區(qū)

用SoC實(shí)現(xiàn)視頻圖形引擎功能的研究

結(jié)合實(shí)際方案對目前國內(nèi)研究熱點(diǎn)的SoC設(shè)計(jì)進(jìn)行一些討論，主要對系統(tǒng)集成、算法與系統(tǒng)芯片結(jié)構(gòu)、可測試性設(shè)計(jì)等方面進(jìn)行一些相關(guān)探討。
關(guān)鍵字： SoC 視頻圖形引擎

射頻SoC nRF9E5及無線數(shù)據(jù)傳輸系統(tǒng)的實(shí)現(xiàn)

介紹最新51兼容的射頻SoC(片上系統(tǒng))nRF9E5的系統(tǒng)框架、各個組成部分、工作方式和配置方法。
關(guān)鍵字：傳輸系統(tǒng) 實(shí)現(xiàn) 數(shù)據(jù) 無線 SoC nRF9E5 射頻

51兼容射頻Soc nRF9E5與無線光機(jī)鼠標(biāo)設(shè)計(jì)

本文首先比較詳細(xì)、系統(tǒng)地介紹了最新51兼容射頻SoC nRF9E5的片內(nèi)微控制器和其它功能模塊。
關(guān)鍵字：光機(jī) 鼠標(biāo) 設(shè)計(jì) 無線 nRF9E5 射頻 Soc 兼容

動態(tài)時鐘配置下的SoC低功耗管理

隨著芯片集成度的提高，對一些功能復(fù)雜的系統(tǒng)芯片功耗的管理，已經(jīng)引起大家越來越多的重視，如何控制好SoC的功耗將成為芯片能否成功的重要因素。
關(guān)鍵字：功耗管理 SoC 配置時鐘動態(tài)

Cadence混合信號SoC設(shè)計(jì)技術(shù)在ICSICT 2004獲得好評

中國每三年舉辦一次的固態(tài)和集成電路技術(shù)國際會議(International Conference on Solid-State and Integrated-Circuit Technology，ICSICT)是目前在中國召開的集成電路和微電子技術(shù)領(lǐng)域最高級別和最大的國際會議。它提供了一個展示固態(tài)和集成電路領(lǐng)域最新發(fā)展的國際交流平臺，為提高中國集成電路技術(shù)的學(xué)術(shù)水平和推動中國集成電路產(chǎn)業(yè)的發(fā)展起到了十分積極的作用。固態(tài)器件、集成電路、工藝技術(shù)、先進(jìn)材料和其它相關(guān)的所有研究領(lǐng)域都屬于會議的討論范圍。&nbs
關(guān)鍵字： Cadence SoC ASIC

QuickLogic可編程SOC系列瞄準(zhǔn)數(shù)字媒體應(yīng)用

嵌入式標(biāo)準(zhǔn)產(chǎn)品（ESPs）的先驅(qū)企業(yè)QuickLogic公司（Nasdaq股票代碼: QUIK）于今天日發(fā)布了QL92xxx 系列可編程片上系統(tǒng)器件（ProgrammableSOC）的。該系列產(chǎn)品系列以廣受歡迎的以QuickMIPS 產(chǎn)品系列中的的QL902M為為基礎(chǔ)并，內(nèi)置了了專為用于嵌入式數(shù)字媒體應(yīng)用的器件而設(shè)計(jì)的附加預(yù)編程模塊。該系列的首款產(chǎn)品為QL92010，其中內(nèi)置了了一個IDE控制器。秉承QuickLogic一貫專注努力于提供有線/無線IP網(wǎng)絡(luò)數(shù)字媒體傳輸和處理的芯片解決方案的傳統(tǒng)，Quic
關(guān)鍵字： QuickLogic SoC ASIC

SoC中的電源設(shè)計(jì)、分析與驗(yàn)證

2004年6月A版摘要：本文分析了深亞微米下超大規(guī)模SoC的電源設(shè)計(jì)中存在的問題，給出了業(yè)界適用的設(shè)計(jì)、驗(yàn)證方法，并以工程設(shè)計(jì)為例，給出層次性SoC設(shè)計(jì)中電源設(shè)計(jì)、驗(yàn)證的適用流程。關(guān)鍵詞：系統(tǒng)芯片；電源電壓降；地電壓反彈；電源網(wǎng)格引言　　SoC(系統(tǒng)芯片)是現(xiàn)代微電子技術(shù)向前發(fā)展的必然趨勢。與工藝技術(shù)逐步先進(jìn)的變化相適應(yīng)，SoC芯片上的內(nèi)核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個顯著好處是使整個芯片的功耗降低，然而它同時也帶來了芯片噪聲容限降低的負(fù)面影響。芯片供電電源
關(guān)鍵字： SoC SoC ASIC

FPSLIC簡化SoC設(shè)計(jì)

電子設(shè)計(jì)應(yīng)用2004年第9期門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個系統(tǒng)成本。但由于門陣列的設(shè)計(jì)工具價格太高，流片費(fèi)用(NRE)的負(fù)擔(dān)太重，風(fēng)險高，設(shè)計(jì)周期太長，所以不能被一般公司所采用。Xilinx開發(fā)出的第一批基于SRAM的FPGA，由于其軟件價格很低，沒有流片費(fèi)用，所以它比門陣列更容易普及而被工程師所采用。如今芯片產(chǎn)業(yè)已經(jīng)可以把數(shù)百萬門的邏輯放入一個芯片里，使其達(dá)到可以把整個系統(tǒng)濃縮到單個芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它
關(guān)鍵字： FPSLIC SoC ASIC

賽普拉斯宣布已開始生產(chǎn)一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列

賽普拉斯半導(dǎo)體公司 (NYSE：CY) 的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布已開始生產(chǎn)一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列。這種具有擴(kuò)展數(shù)字集成功能的新型器件拓展了廣受歡迎的PSoC架構(gòu)的適用范圍，以滿足消費(fèi)類、工業(yè)、辦公自動化、電信和汽車應(yīng)用中更大規(guī)模、更復(fù)雜的嵌入式控制功能的需要。賽普拉斯微系統(tǒng)公司的市場副總裁John McDonald說：“我們注意到客戶需要更多的數(shù)字功能，以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實(shí)現(xiàn)片上
關(guān)鍵字：賽普拉斯 SoC ASIC

Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗(yàn)證環(huán)境

日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗(yàn)證環(huán)境。旨在加強(qiáng)SoC驗(yàn)證方面雙方的全面合作。事先，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗(yàn)證方案成功建立了ARM-based SoC驗(yàn)證環(huán)境。利用Seamless協(xié)同驗(yàn)證環(huán)境，華為已經(jīng)成功調(diào)試，并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問題。華為早在上個世紀(jì)90年代就認(rèn)識到SoC的功能驗(yàn)證比傳統(tǒng)的ASIC的功能驗(yàn)證更具有挑戰(zhàn)性，需要付出更多的仿真努力，同時產(chǎn)品的開發(fā)周期也更
關(guān)鍵字： Mentor Graphics SoC ASIC

北京集成電路設(shè)計(jì)園選用Cadence SoC Encounter設(shè)計(jì)平臺

美國Cadence設(shè)計(jì)系統(tǒng)公司公司（紐約證券交易所代碼：CDN）董事會主席Ray Bingham先生一行，到北京集成電路設(shè)計(jì)園訪問, 設(shè)計(jì)園公司總經(jīng)理郝偉亞先生詳細(xì)介紹了設(shè)計(jì)園以及北京集成電路設(shè)計(jì)產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長期致力于中國電子產(chǎn)業(yè)的發(fā)展，支持北京集成電路產(chǎn)業(yè)的發(fā)展，對于作為中國7個國家IC設(shè)計(jì)基地之一的北京集成電路設(shè)計(jì)園，擴(kuò)展其數(shù)字設(shè)計(jì)平臺，選用Cadence SoC Encounter為實(shí)現(xiàn)很復(fù)雜、高性能的芯片提供經(jīng)過驗(yàn)證的設(shè)計(jì)工具，應(yīng)對納米技術(shù)挑戰(zhàn)，感
關(guān)鍵字： Cadence SoC ASIC

高速SoC單片機(jī)C8051F

美國Cygnal公司專門從事混合信號系統(tǒng)芯片(SoC)單片機(jī)的設(shè)計(jì)與制造。公司更新了原51單片機(jī)結(jié)構(gòu)，設(shè)計(jì)了具有自主產(chǎn)權(quán)的CIP-51內(nèi)核，運(yùn)行速度高達(dá)每秒25MIPS?，F(xiàn)已設(shè)計(jì)并為市場提供了29個品種的C8051F系列SoC單片機(jī)，預(yù)計(jì)今年年內(nèi)還將完成20多個新的SoC單片機(jī)的設(shè)計(jì)。 C8051F系列是集成的混合信號系統(tǒng)芯片SoC單片機(jī)，具有與MCS-51內(nèi)核及指令集完全兼容的微控制器，除了具有標(biāo)準(zhǔn)8051的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件(參見圖
關(guān)鍵字： SoC ASIC

推動標(biāo)準(zhǔn)的平臺

概述在復(fù)雜SoC設(shè)計(jì)中，設(shè)計(jì)的可復(fù)用性是一種公認(rèn)的能有效提升設(shè)計(jì)效率的方法。單純地強(qiáng)調(diào)開發(fā)和集成硬件IP(intellectual property)模塊還不夠完全，人們應(yīng)該繼續(xù)提高IP的抽象層次——從簡單的組件到完整的功能子系統(tǒng)，為SoC設(shè)計(jì)提供一個靈活而穩(wěn)定的出發(fā)點(diǎn)。目前許多公司都進(jìn)行基于平臺的設(shè)計(jì)，希望借此來滿足越來越緊迫的產(chǎn)品上市時間要求。然而，如果只是簡單地把一個原來的設(shè)計(jì)轉(zhuǎn)移到另一個產(chǎn)品設(shè)計(jì)中去會帶來很多問題。假如這個設(shè)計(jì)沒有考慮到設(shè)計(jì)的可復(fù)用性，并且缺乏足夠的文檔說明，那么改寫該設(shè)計(jì)花費(fèi)的時
關(guān)鍵字： SoC

SoC處理器的定標(biāo)原則

半導(dǎo)體器件定標(biāo)(scaling)在量上的不斷進(jìn)展蘊(yùn)育著系統(tǒng)級芯片(SoC)器件在設(shè)計(jì)和結(jié)構(gòu)上質(zhì)的深刻變化。IC器件定標(biāo)可以加強(qiáng)功率效率、增加帶寬和顯著改進(jìn)功能集成性，而要挖掘出硅的全部性能潛力，還須在設(shè)計(jì)復(fù)雜性管理和改進(jìn)設(shè)計(jì)可重用性方面做同樣的努力。代表ITRS對半導(dǎo)體定標(biāo)的一致觀點(diǎn)的一個簡易技術(shù)模型示出了芯片設(shè)計(jì)上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟(jì)上的壓力。專用處理器性能的不斷提高和器件的自動生成將使處理器芯核在SoC結(jié)構(gòu)體系中發(fā)揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實(shí)現(xiàn)的
關(guān)鍵字： SoC SoC ASIC

Cypress微系統(tǒng)公司推出用于PSoCTM混合信號陣列的集成開發(fā)環(huán)境

賽普拉斯半導(dǎo)體(Cypress Semiconductor)公司的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統(tǒng)級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個完整的圖形成套工具，它通過提供“點(diǎn)擊”系統(tǒng)設(shè)計(jì)能力而為用戶利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設(shè)備和應(yīng)用程序編輯器以及一個簡單圖形用戶接口（GUI）下的編譯器、調(diào)試器
關(guān)鍵字：賽普拉斯 SoC ASIC