uv 文章 進入uv技術(shù)社區(qū)
中國EDA新浪潮的黃金二十年
- 2002年，已在芯片業(yè)浸潤多時的謝仲輝回到上海。他早年求學于臺大，參與了新加坡政府一力扶持的特許半導體工廠的建立與運營。隨著身邊的同事逐漸回流大陸，他意識到國內(nèi)的芯片工業(yè)正在飛速發(fā)展，急需富有經(jīng)驗的人才為國效力。于是，他選擇了參加國家“909工程”的華虹。挑戰(zhàn)是顯而易見的：相比于國外的大客戶，國內(nèi)的芯片設(shè)計公司普遍弱小，一個月的訂單量不過幾十片、甚至更少，而芯片制造的前期流片投入?yún)s一點都不能少。光是一套掩模版就是幾十萬美金，讓諸多設(shè)計從業(yè)者望而卻步。為了降低客戶的前期投入，謝仲輝和他的團隊想到了一個辦法—
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
中科院EDA中心三維及納米集成電路設(shè)計自動化技術(shù)研究成果
- 研究方向一：三維納米級電路可制造性設(shè)計方法及EDA技術(shù)進入納米工藝節(jié)點，電路的物理結(jié)構(gòu)對工藝容差和設(shè)計提出了新的挑戰(zhàn)，可制造性和成品率成為集成電路高端芯片能否實現(xiàn)批量生產(chǎn)并盈利的最關(guān)鍵因素之一，可制造性設(shè)計EDA技術(shù)搭建了溝通電路設(shè)計與工藝制造的橋梁，可系統(tǒng)提升納米芯片的良率和性能。實驗室針對集成電路先進工藝制造和設(shè)計中存在的基礎(chǔ)性、前瞻性核心問題，開展三維納米級電路可制造性設(shè)計方法及EDA基礎(chǔ)理論和關(guān)鍵技術(shù)研究，構(gòu)建納米加工與設(shè)計協(xié)同優(yōu)化的具有自主知識產(chǎn)權(quán)的DFM軟件平臺，形成實現(xiàn)工藝熱點檢測和寄生參數(shù)
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
極低功耗SoC設(shè)計方法學及EDA工具
- EDA中心在極低功耗SoC設(shè)計方法學及關(guān)鍵EDA技術(shù)領(lǐng)域開展了年的研發(fā)工作，研究設(shè)計了亞閾值溫度傳感器、32位亞閾值SAPTL超前進位加法器、16位亞閾值B-SAPTL加法器、16x16亞閾值A(chǔ)SYN-B-SAPTL異步乘法器、動態(tài)可重構(gòu)亞閾值邏輯等多款極低功耗電路IP，技術(shù)指標均優(yōu)于文獻報道的同類功能電路，研發(fā)了單元電路版圖微調(diào)軟件、電路結(jié)構(gòu)自動評測工具、電路器件參數(shù)優(yōu)化工具、快速High-σ蒙特卡洛分析工具、器件建模工具、PVT敏感的單元電路特征化工具等。極低功耗SoC設(shè)計方法學及關(guān)鍵EDA技術(shù)研究起
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
工藝與設(shè)計協(xié)同優(yōu)化的PDK與標準單元庫
- EDA中心在PDK設(shè)計領(lǐng)域開展了十多年的研發(fā)工作，常年服務(wù)于國內(nèi)外主流Foundry、各大EDA公司和IC設(shè)計公司。能夠基于多種語言(Skill/Tcl/Python)開發(fā)適用于各種軟件平臺的PDK/oaPDK/iPDK。到目前為止，已經(jīng)基于國內(nèi)主流Foundry的28nm/40nm/65nm/0.11um eFlash/130nm/180nm/0.35um/1um/3um和700V BCD/TFT/CNT-FET等先進工藝成功開發(fā)了近20套兼容不同數(shù)據(jù)標準的商用PDK(包括大陸首套iPDK)。PDK交付
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
納米尺度芯片Art DFM仿真平臺
- 基于65/45/40/28納米銅互連和28納米高k金屬柵CMP工藝及DFM設(shè)計規(guī)則，課題組開發(fā)了一套兼顧平坦化和寄生效應(yīng)、完整兼容業(yè)界主流EDA工具的DFM仿真平臺，該平臺具有超大規(guī)模版圖快速處理，ECP/CVD/PVD/CMP工藝模擬、熱點輸出與反標等功能。通過對版圖進行CMP分析和檢查，找出存在熱點的區(qū)域進行冗余金屬填充，并根據(jù)設(shè)計需求進行修正，形成CMP模擬與參數(shù)提取相結(jié)合的DFM優(yōu)化流程。DFM平臺解決了復雜超大版圖快速并行處理的技術(shù)難題，可以滿足65/45/40/28納米全芯片規(guī)模版圖處理的要求
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
納米尺度芯片平坦性工藝仿真工具
- 研究65/45/40/28納米銅互連ECP/CMP及32/28納米HKMG CMP工藝，提出了耦合設(shè)計版圖與CMP機理的新型高效CMP建模技術(shù)，開發(fā)了多節(jié)點銅互連平坦性疊層仿真工具和28納米高k金屬柵DFM解決方案，可動態(tài)模擬ECP/CMP、ILD0 CVD/CMP和Al PVD/CMP工藝演進過程，快速實現(xiàn)平坦性工藝偏差的提取和校正。該仿真工具通過了CMOS實測硅片數(shù)據(jù)驗證，仿真精度和速度達到國際同類工具先進水平，可應(yīng)用于全芯片平坦性工藝的檢測分析和設(shè)計優(yōu)化。CMP工藝仿真
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
中科院：EDA驗證評測技術(shù)
- 針對國產(chǎn)EDA工具應(yīng)用推廣的平臺化共性技術(shù)問題，研究基于國產(chǎn)EDA工具先進工藝設(shè)計參考流程，以及關(guān)鍵EDA工具的評測技術(shù)，包括EDA工具的功能對比、性能測試、可兼容性、穩(wěn)定性、易用性等的測試驗證，形成規(guī)范的EDA工具評測報告，以此促進國產(chǎn)EDA 工具的改進、更新和完善，并指導設(shè)計企業(yè)選用合適的EDA工具完成芯片設(shè)計。該研究內(nèi)容獲得北京市科技計劃項目“國產(chǎn)EDA工具產(chǎn)業(yè)鏈應(yīng)用推廣示范平臺”項目的支持?；谌ㄖ圃O(shè)計流程的EDA評測技術(shù)：針對納米工藝全定制設(shè)計流程的系列EDA工具開展EDA評測技術(shù)研
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
中科院：物聯(lián)網(wǎng)新型體系結(jié)構(gòu)
- 基于新型非易失存儲的高能效終端架構(gòu)技術(shù)：為解決資源受限物聯(lián)網(wǎng)終端的“存儲墻”問題，利用MRAM、PCM等新型存儲器，構(gòu)建異構(gòu)非揮發(fā)存儲架構(gòu)。通過研究軟、硬件協(xié)同的異構(gòu)存儲架構(gòu)管理技術(shù)，達到降低內(nèi)存功耗、減小I/O延時的目的。此項工作得到國家重點研發(fā)計劃、北京市科技計劃、中科院先導專項的支持。AI計算加速技術(shù)：GPU、ASIC、FPGA等AI加速器是實現(xiàn)高能效AI計算的重要手段，然而受限于移動計算環(huán)境對芯片面積、功耗等的要求，AI加速芯片片上緩存容量有限，當計算深度模型時需要頻繁訪問片外存儲，因此“內(nèi)存墻”
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
中科院：EDA軟件與先進算力平臺服務(wù)技術(shù)
- 研發(fā)基于Web的EDA工具授權(quán)管理技術(shù)、安全可靠的網(wǎng)絡(luò)架構(gòu)及VPN解決方案，構(gòu)建EDA軟件管理系統(tǒng)，實現(xiàn)license的分時復用策略，解決昂貴EDA工具靈活授權(quán)問題。該系統(tǒng)支持EDA工具授權(quán)的全信息化管理模式，可實現(xiàn)License授權(quán)管理及分析服務(wù)，幫助用戶優(yōu)化EDA軟件采購方案，降低用戶軟件成本。研究EDA資源的平臺化技術(shù)與智能EDA計算技術(shù)，構(gòu)建集成電路高性能EDA平臺，實現(xiàn)SaaS化的EDA應(yīng)用創(chuàng)新服務(wù)模式，平臺提供從EDA工具授權(quán)、IP庫選擇、項目管理到高性能計算支撐等完整的云端芯片設(shè)計解決方案，
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
中科院微電子研究所EDA中心研究方向匯總
- 納米芯片可制造性設(shè)計(DFM)技術(shù)：已形成Art-DFMx工具套件，支持65nm-28nm-14nm-7nm的版圖可制造性設(shè)計分析，用于面向良率提升和性能提升的版圖優(yōu)化，先進工藝CMP工藝后芯片形貌預(yù)測；提出了多物理機理耦合建模、基于LDE的有效平坦化長度特征提取、多粒度算法并行技術(shù)。部分成果被行業(yè)龍頭企業(yè)應(yīng)用。獲國家科技重大專項支持。極低功耗設(shè)計：研發(fā)了多款性能指標優(yōu)于公開文獻報道的亞閾值極低功耗IP以及用于底層低功耗電路優(yōu)化的電路結(jié)構(gòu)-器件尺寸-版圖優(yōu)化工具；研發(fā)亞閾值電路特征化、統(tǒng)計延時建模、統(tǒng)計時
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
中科院微電子所EDA中心參加國家重點研發(fā)計劃“高性能計算”重點專項2020年度匯報評估交流會
- 2020年12月15日至16日，國家重點研發(fā)計劃“高性能計算”重點專項2018年度匯報評估交流會在北京召開，本次交流會由科技部高技術(shù)中心發(fā)起，2017年立項項目“面向高性能計算環(huán)境的集成電路設(shè)計自動化業(yè)務(wù)平臺”的6名項目成員參加了會議?！ 希椖控撠熑岁悕寡芯繂T重點匯報了項目的考核指標完成情況、關(guān)鍵技術(shù)和創(chuàng)新點、組織宣傳成果以及后續(xù)的工作計劃。項目立項至今，構(gòu)建了面向EDA行業(yè)的高性能計算平臺，能夠提供從EDA工具授權(quán)、IP庫選擇、項目管理到計算資源智能調(diào)度等完整的云端芯片設(shè)計解決方案，全方位助力設(shè)
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
2021集成電路設(shè)計自動化前沿技術(shù)研討會圓滿召開
- 2021年6月1日，2021集成電路設(shè)計自動化前沿技術(shù)研討會在北京國際會議中心成功舉辦，會議由中國科學院微電子研究所主辦，中國科學院微電子研究所EDA中心（三維及納米集成電路設(shè)計自動化技術(shù)北京市重點實驗室）承辦。國家02專項專家組總體組組長葉甜春、中科院微電子研究所黨委書記戴博偉、華大九天董事長劉偉平、概倫電子董事長劉志宏、以及來自清華大學、北京大學、中科院計算所、中科院上海微系統(tǒng)所、鴻芯微納、芯華章、新思科技、全芯智造等50余家單位的150余名專家學者出席了會議，會議由中國科學院微電子研究所EDA中心主
- 關(guān)鍵字： EDA UVS UV APS UVI EDMPro
uv介紹
您好，目前還沒有人創(chuàng)建詞條uv!
歡迎您創(chuàng)建該詞條，闡述對uv的理解，并與今后在此搜索uv的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對uv的理解，并與今后在此搜索uv的朋友們分享。 創(chuàng)建詞條
uv相關(guān)帖子
uv資料下載
uv專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473