<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> vc++6.0

          差異化模擬產(chǎn)品在智能手機(jī)設(shè)計(jì)的應(yīng)用

          • 近年來(lái),便攜式產(chǎn)品越來(lái)越多地采用多源設(shè)計(jì),諸如手機(jī)和其它便攜產(chǎn)品要求加入更多功能,如圖像、視頻、電子郵件、短信以及互聯(lián)網(wǎng)接入。這對(duì)手機(jī)信號(hào)傳輸?shù)膸?、電池的效率、EMI要求越來(lái)越嚴(yán)格,因此對(duì)音頻芯片.
          • 關(guān)鍵字: 差異化模擬產(chǎn)品  智能手機(jī)設(shè)計(jì)  USB2.0  

          基于WinCE6.0的數(shù)字調(diào)頻收音機(jī)設(shè)計(jì)

          • 基于WinCE 6.0的系統(tǒng)設(shè)計(jì)一般分為3個(gè)過(guò)程:針對(duì)不同的硬件平臺(tái)設(shè)計(jì)BSP包,BSP包括Boot-loader、OAL和驅(qū)動(dòng)程序;針對(duì)系統(tǒng)的需.
          • 關(guān)鍵字: WinCE6.0  數(shù)字調(diào)頻  收音機(jī)  

          USB3.0認(rèn)證新的測(cè)試要求及其應(yīng)對(duì)方案

          • 隨著主流市場(chǎng)即將演進(jìn)到SuperSpeed USB,許多設(shè)計(jì)團(tuán)隊(duì)正力圖加快設(shè)計(jì)認(rèn)證。本文將為您提供專家建議參考,幫助您輕松完成這一過(guò)程。盡管市場(chǎng)上已經(jīng)出現(xiàn)了早期的USB 3.0產(chǎn)品,但主流市場(chǎng)轉(zhuǎn)向Su
          • 關(guān)鍵字: USB3.0  泰克  

          能把Wifi HaLow干翻,藍(lán)牙5.0才是IOT最佳選擇?

          • 藍(lán)牙技術(shù)聯(lián)盟執(zhí)行總監(jiān)Mark Powell表示:“目前全球已有多達(dá)82億個(gè)藍(lán)牙產(chǎn)品正在被使用中,而Bluetooth 5的性能提升與未來(lái)藍(lán)牙的發(fā)展規(guī)劃讓我們有理由相信,到2020年,超過(guò)三分之一的物聯(lián)網(wǎng)設(shè)備都將采用藍(lán)牙技術(shù)。藍(lán)牙的驅(qū)動(dòng)力和的創(chuàng)新能力將確保它是所有開(kāi)發(fā)者在創(chuàng)建物聯(lián)網(wǎng)解決方案時(shí)的最佳選擇?!?/li>
          • 關(guān)鍵字: 藍(lán)牙5.0  智能藍(lán)牙  低功耗  

          3.0時(shí)代,ZigBee如何快樂(lè)地玩耍?

          基于Virtex-6 FPGA的三種串行通信協(xié)議測(cè)試及對(duì)比

          • 本文基于Virtex-6 FPGA芯片,對(duì)Aurora 8B/10B,PCIe2.0,SRIO 2.0三種串行通信協(xié)議進(jìn)行了速率測(cè)試,并通過(guò)分析協(xié)議開(kāi)銷和協(xié)議的流控制機(jī)制,計(jì)算了三種協(xié)議的理論傳輸速率和協(xié)議實(shí)際通信效率。結(jié)合測(cè)試結(jié)果和三種協(xié)議的具體內(nèi)容,對(duì)三種協(xié)議的相關(guān)參數(shù)和應(yīng)用領(lǐng)域進(jìn)行了對(duì)比分析。
          • 關(guān)鍵字: SerialRapidIO2.0  串行通信  協(xié)議分層  FPGA  

          基于ASP.NET2.0的車輛管理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 研究了基于ASP.NET2.0的車輛管理系統(tǒng)的設(shè)計(jì)與開(kāi)發(fā),闡述了系統(tǒng)的框架設(shè)計(jì)、功能設(shè)計(jì)和系統(tǒng)實(shí)現(xiàn),給出了系統(tǒng)架構(gòu)為B/S的車輛管理系統(tǒng)平臺(tái)。
          • 關(guān)鍵字: .NET2.0  車輛管理  B/S  

          一種基于VC++程序的FPGA重配置方案設(shè)計(jì)

          • 引言隨著大規(guī)模集成電路的快速發(fā)展,系統(tǒng)設(shè)計(jì)已從傳統(tǒng)的追求大規(guī)模、高密度逐漸轉(zhuǎn)向提高資源利用率,使有限的資源可以實(shí)現(xiàn)更大規(guī)模的邏輯設(shè)計(jì)。利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn),通過(guò)重新下
          • 關(guān)鍵字: VC++  PCI總線  FPGA  

          基于FPGA和USB 2.0的高速CCD聲光信號(hào)采集系統(tǒng)

          • 系統(tǒng)采用現(xiàn)場(chǎng)FPGA作為硬件設(shè)計(jì)核心,使用Veritog語(yǔ)言。進(jìn)行硬件描述,使系統(tǒng)更靈活,可在線編程,便于擴(kuò)展和升級(jí)。這里的CCD驅(qū)動(dòng)時(shí)序采用狀態(tài)機(jī)與分頻相結(jié)合的新方法,實(shí)際測(cè)試驅(qū)動(dòng)波形穩(wěn)定且沒(méi)有毛刺,CCD輸出信號(hào)質(zhì)量高。USB應(yīng)用于Slave FIFO高速傳輸模式,滿足了高速CCD聲光信號(hào)采集的要求,具有實(shí)時(shí)性、高速、穩(wěn)定、可靠等特點(diǎn)。
          • 關(guān)鍵字: USB2.0  CCD  FPGA  聲光信號(hào)采集  

          目標(biāo)設(shè)計(jì)平臺(tái)使基于FPGA的系統(tǒng)開(kāi)發(fā)易如反掌

          • ISE設(shè)計(jì)套件11的全功能版本將作為Virtex-6 FPGA套件的一部分推出,器件支持僅限于Vitex-6 LX240T-FF1156。Spartan-6 FPGA 套件包括ISE設(shè)計(jì)套件11 WebPACK軟件。ISE設(shè)計(jì)套件作為獨(dú)立產(chǎn)品另外提供,可提供全面的器件支持,邏輯版本的起價(jià)為2995美元??蛻艨蓮馁愳`思網(wǎng)站免費(fèi)下載 ISE設(shè)計(jì)套件11的全功能30天評(píng)估版本。
          • 關(guān)鍵字: 目標(biāo)設(shè)計(jì)平臺(tái)  Virtex-6  FPGA  系統(tǒng)開(kāi)發(fā)  

          目標(biāo)設(shè)計(jì)平臺(tái)使基于FPGA的系統(tǒng)開(kāi)發(fā)易如反

          • 賽靈思公司在正式發(fā)布新一代旗艦產(chǎn)品高性能Virtex-6和低成本Spartan-6 FPGA時(shí),首次提出了“目標(biāo)設(shè)計(jì)平臺(tái)”的新概念。賽靈思目標(biāo)設(shè)計(jì)平臺(tái)包含五個(gè)關(guān)鍵部分:Virtex-6和Spartan-6 FPGA器件、支持和集成業(yè)界成熟設(shè)計(jì)方法的設(shè)計(jì)環(huán)境、采用業(yè)界標(biāo)準(zhǔn)FPGA多層連接器的可擴(kuò)展板和套件、提供接口的IP內(nèi)核和強(qiáng)大的參考設(shè)計(jì)。
          • 關(guān)鍵字: 目標(biāo)設(shè)計(jì)平臺(tái)  系統(tǒng)開(kāi)發(fā)  FPGA  Virtex-6  Spartan-6  

          WDVE-6醫(yī)用加速器劑量?jī)x系統(tǒng)故障檢測(cè)實(shí)戰(zhàn)篇

          • 醫(yī)用電子直線加速器是用于腫瘤治療設(shè)備,即是人們常說(shuō)的放療,主要原理利用高能X射線殺死癌變細(xì)胞,本文就此類型機(jī)器的劑量?jī)x系統(tǒng)進(jìn)行詳細(xì)的闡述并就我院實(shí)際設(shè)備運(yùn)行中出現(xiàn)故障實(shí)例進(jìn)行分析,希望對(duì)同行給予幫助。
          • 關(guān)鍵字: WDVE-6  醫(yī)用加速器  劑量?jī)x  

          利用FPGA實(shí)現(xiàn)外設(shè)通信接口之: 典型實(shí)例-USB 2.0接口的設(shè)計(jì)與實(shí)現(xiàn)

          • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA通過(guò)FX2 USB 2.0接口芯片與PC機(jī)進(jìn)行高速數(shù)據(jù)通信,分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內(nèi)容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設(shè)計(jì)方法。
          • 關(guān)鍵字: USB2.0  FX2  FPGA  高速數(shù)據(jù)傳輸  

          利用FPGA實(shí)現(xiàn)外設(shè)通信接口之:利用FPGA實(shí)現(xiàn)USB 2.0通信接口

          • 利用FPGA來(lái)實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的USB接口芯片,二是FPGA內(nèi)部實(shí)現(xiàn)USB協(xié)議控制器,外部通過(guò)USB的PHY芯片來(lái)實(shí)現(xiàn)接口。
          • 關(guān)鍵字: 外設(shè)通信接口  USB2.0  FPGA  CY7C68013  

          基于矢量網(wǎng)絡(luò)分析儀E5071C的TDR與傳統(tǒng)采樣示波器TDR之間的測(cè)量性

          • 最近幾年隨著多Gbps傳輸?shù)钠占?,?shù)字通信標(biāo)準(zhǔn)的比特率也在迅速提升。例如, USB 3.0的比特率達(dá)到 5 Gbps。比特率的提高使得在傳統(tǒng)數(shù)字系統(tǒng)中不曾見(jiàn)過(guò)的問(wèn)題顯現(xiàn)了出來(lái)。諸如反射
          • 關(guān)鍵字: ESD  USB3.0  數(shù)字系統(tǒng)  
          共1599條 33/107 |‹ « 31 32 33 34 35 36 37 38 39 40 » ›|

          vc++6.0介紹

          您好,目前還沒(méi)有人創(chuàng)建詞條vc++6.0!
          歡迎您創(chuàng)建該詞條,闡述對(duì)vc++6.0的理解,并與今后在此搜索vc++6.0的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();