隨著社會的發(fā)展，直流電機的應(yīng)用越來越普遍，對直流電機控制方式的要求也不斷提高。本文利用ALTERA公司最新開發(fā)...
關(guān)鍵字：
VHDL 直流 電機控制
仝 勇 陶東婭 金銀旗
關(guān)鍵字：
功能模塊 設(shè)計 控制 電機 VHDL 直流 基于
基于VHDL和FPGA的多種分頻實現(xiàn)方法介紹,分頻器是數(shù)字系統(tǒng)設(shè)計中的基本電路，根據(jù)不同設(shè)計的需要，我們會遇到偶數(shù)分頻、奇數(shù)分頻、半整數(shù)分頻等，有時要求等占空比，有時要求非等占空比。在同一個設(shè)計中有時要求多種形式的分頻。通常由計數(shù)器或計數(shù)器的級聯(lián)
關(guān)鍵字：
方法 介紹 實現(xiàn) 多種 VHDL FPGA 基于
摘要：為了能夠更簡潔嚴(yán)謹(jǐn)?shù)孛枋鯩TM總線的主模塊有限狀態(tài)機的狀態(tài)轉(zhuǎn)換，同時減少FPGA芯片功耗，提高系統(tǒng)穩(wěn)定性，文中在分析MTM總線結(jié)構(gòu)和主模塊有限狀態(tài)機模型的基礎(chǔ)上，基于VHDL語言采用“單進(jìn)程”式對該
關(guān)鍵字：
有限 狀態(tài) 設(shè)計 模塊 總線 VHDL MTM 基于
1引言隨著市場需求的增長，超大規(guī)模集成電路的集成度和工藝水平不斷提高，在一個芯片上完成系統(tǒng)級的...
關(guān)鍵字：
FPGA VHDL 仿真測試 智能控制器
采用VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真,針對目前國內(nèi)SDH系統(tǒng)中還沒有一個專門的E1分接復(fù)用芯征，本文介紹一種用高級硬件描述語言VHDL及狀態(tài)轉(zhuǎn)移圖完成該發(fā)接復(fù)用器的設(shè)計的新型設(shè)計方法及其FPGA實現(xiàn)。并給出了用Xilinx FoundaTIon tools EDA軟件設(shè)計的電路
關(guān)鍵字：
設(shè)計 FPGA 仿真 系統(tǒng) SDH VHDL 復(fù)用器 采用
采用FPGA和VHDL語言的多按鍵狀態(tài)識別系統(tǒng),這里提出一種利用FPGA的I/0端口數(shù)多和可編程的特點，采用VHDL語言的多按鍵狀態(tài)識別系統(tǒng)，實現(xiàn)識別60個按鍵自由操作，并簡化MCU的控制信號?！ ? 系統(tǒng)設(shè)計方案 FPGA是一種可編程邏輯器件，它具有良好性能、極高的
關(guān)鍵字：
狀態(tài) 識別 系統(tǒng) 按鍵 語言 FPGA VHDL 采用
例1：FPGA驅(qū)動LED靜態(tài)顯示 --文件名：decoder.vhd --功能：譯碼輸出模塊，LED為共陽接法 --最后修改日期：2004.3.24 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL;
關(guān)鍵字：
FPGA VHDL LED 驅(qū)動
應(yīng)用VHDL語言設(shè)計數(shù)字系統(tǒng)，大部分設(shè)計工作可在計算機上完成，從而縮短系統(tǒng)開發(fā)時間，提高工作效率。下面介紹基于VHDL設(shè)計交通燈控制器的一種方案，并給出源程序和仿真結(jié)果?！ ? 系統(tǒng)功能與要求 交通燈控制器控
關(guān)鍵字：
設(shè)計 控制器 交通 VHDL 基于
基于VHDL語言對高速A/D器件TLC5510控制的實現(xiàn),--TLC5510 VHDL控制程序 --文件名：TLC5510.vhd --功能：基于VHDL語言，實現(xiàn)對高速A/D器件TLC5510控制 --最后修改日期：2004.3.20 library ieee; use ieee.std_logic_1164.all; entity tlc5510 is
關(guān)鍵字：
TLC5510 控制 實現(xiàn) 器件 A/D VHDL 語言 高速 基于
基于FPGA的中文字符顯示的VHDL程序,--文件名：lcd_driver.vhd?！ ?-功能：FGAD驅(qū)動LCD顯示中文字符“年”?！ ?-最后修改日期：2004.3.24?！ ibrary IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use
關(guān)鍵字：
VHDL 程序 顯示 字符 FPGA 中文 基于
基于VHDL的基帶信號的MFSK調(diào)制,--多進(jìn)制數(shù)字頻率調(diào)制(MFSK)系統(tǒng)VHDL程序 --文件名：MFSK --功能：基于VHDL硬件描述語言，完成對基帶信號的MFSK調(diào)制 --說明：這里MFSK的M為4 --最后修改日期：2004.2.13 library ieee; use ieee.s
關(guān)鍵字：
MFSK 調(diào)制 信號 基帶 VHDL 基于
用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程,用VHDL/VerilogHD語言開發(fā)PLD/FPGA的完整流程為： 1.文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。通常VHDL文件保存為.vhd文件，Verilog文件保存為.v文件 2.功能仿真：將文件調(diào)入HDL仿真
關(guān)鍵字：
完整 流程 PLD/FPGA 開發(fā) 語言 VHDL/VerilogHD
隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)的設(shè)計正朝高速度、大容量、小體積的方向發(fā)展，傳統(tǒng)的自 底而上的設(shè)計方法已難以適應(yīng)形勢。EDA(Electronic Design Automation)技術(shù) 的應(yīng)運而生，使傳統(tǒng)的電子系統(tǒng)設(shè)計發(fā)生了根本的變革。
關(guān)鍵字：
VHDL
vhdl 介紹
VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。此后 [
查看詳細(xì) ]
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473