vhdl 文章進(jìn)入vhdl 技術(shù)社區(qū)

基于VHDL的感應(yīng)加熱電源數(shù)字移相觸發(fā)器設(shè)計方案

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： VHDL 感應(yīng)加熱電源數(shù)字移相觸發(fā)器

基于PLD與AVR總線通信接口VHDL設(shè)計與實現(xiàn)

1、引言嵌入式系統(tǒng)在日常生活中的大量使用，人們也對其性能和速度提出了更高的要求。微控制器和可編程邏輯器 ...
關(guān)鍵字： PLD AVR 總線通信 VHDL

出租車計價器VHDL程序

程序設(shè)計與仿真。
1. 出租車計價器VHDL程序
--文件名：taxi.hd
--功能：出租車計價器
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
enti
關(guān)鍵字： VHDL 出租車計價器程序

基于VHDL的串口通信程序設(shè)計

基于VHDL的串口通信程序設(shè)計,本模塊的功能是驗證實現(xiàn)和PC機進(jìn)行基本的串口通信的功能。需要在PC機上安裝一個串口調(diào)試工具來驗證程序的功能。
程序?qū)崿F(xiàn)了一個收發(fā)一幀10個bit（即無奇偶校驗位）的串口控制器，10個bit是1位起始位，8個數(shù)據(jù)位，1個
關(guān)鍵字：程序設(shè)計通信串口 VHDL 基于

步進(jìn)電機定位控制系統(tǒng)VHDL程序與仿真

步進(jìn)電機定位控制系統(tǒng)VHDL程序與仿真
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity step_motor is
port (reset:in STD_LOGIC; --系統(tǒng)
關(guān)鍵字： VHDL 步進(jìn)電機定位控制系統(tǒng) 程序

可以將第三方的IP(來自VHDL或Verilog)吸納到NI Fl

如果適配器模塊是由NI公司開發(fā)的，那么不需要任何VHDL或其他硬件描述語言的經(jīng)驗。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅(qū)動程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的，則或許提供定
關(guān)鍵字： FlexRIO Verilog VHDL IP

VHDL語言的幀同步算法實現(xiàn)

數(shù)字通信網(wǎng)中，幀同步是同步復(fù)接設(shè)備中最重要的部分，他包括幀同步碼的產(chǎn)生和幀同步碼的識別，其中接收端的幀同步識別電路的結(jié)構(gòu)對同步性能的影響是主要的。

1 工作原理

實現(xiàn)幀同步的基本方法是在發(fā)送端預(yù)先規(guī)
關(guān)鍵字：實現(xiàn) 算法同步語言 VHDL

SDH中E1接口分接復(fù)用器VHDL設(shè)計及FPGA實現(xiàn)

摘要：介紹了SDH系統(tǒng)中的接口電路--數(shù)字分接復(fù)用器的VHDL設(shè)計及FPGA實現(xiàn)。該分接復(fù)用器電路用純數(shù)字同步方...
關(guān)鍵字：分接復(fù)用器、狀態(tài)轉(zhuǎn)移圖、VHDL FPGA

基于CPLD和VHDL的電梯控制系統(tǒng)設(shè)計

1 引言　　隨著社會的發(fā)展。使用電梯越來越普遍，已從原來只在商業(yè)大廈、賓館過渡到在辦公室、居民樓等多種 ...
關(guān)鍵字： CPLD VHDL 電梯控制

基于FPGA的新型脈沖電源控制系統(tǒng)

1引言在同步輻射加速器的電源設(shè)備中，舊的脈沖電源控制系統(tǒng)采用通用的邏輯元器件進(jìn)行設(shè)計，電路復(fù)雜，調(diào)試...
關(guān)鍵字： FPGA VHDL 脈沖電源

微機保護(hù)控制接口的CPLD抗干擾設(shè)計

摘要：介紹一種用VHDL在CPLD芯片上設(shè)計微機保護(hù)系統(tǒng)控制接口的方法來提高抗干擾性能，試驗結(jié)果表明：控制接口...
關(guān)鍵字：微機保護(hù) 抗干擾冗余設(shè)計 VHDL CPLD

基于VHDL的微型打印機控制器設(shè)計

1 引言　　VHDL是一種面向設(shè)計、多層次的數(shù)字系統(tǒng)設(shè)計的標(biāo)準(zhǔn)化硬件描述語言，VHDL不需依賴馮middot;諾伊曼結(jié)構(gòu)，可實現(xiàn)時序和真正并行設(shè)計，從而開辟一種全新的數(shù)字系統(tǒng)的設(shè)計途徑。使用VHDL語言更便于建立層次結(jié)構(gòu)
關(guān)鍵字：控制器技術(shù) 打印機微型設(shè)計 VHDL

VHDL設(shè)計中信號與變量的區(qū)別及應(yīng)用技巧

VHDL設(shè)計中信號與變量的區(qū)別及應(yīng)用技巧,在VHDL程序設(shè)計中，可以充分利用信號或變量的系統(tǒng)默認(rèn)值，來靈活實現(xiàn)設(shè)計目標(biāo)。本文從應(yīng)用的角度舉例說明了VHDL設(shè)計中信號與變量的區(qū)別，以及正確的使用方法，并介紹了為信號或變量賦予初始值的技巧?！　「攀觥　‰S
關(guān)鍵字：區(qū)別應(yīng)用技巧變量信號設(shè)計 VHDL

VHDL語言應(yīng)用實例指導(dǎo)

VHDL中的標(biāo)識符可以是常數(shù)、變量、信號、端口、子程序或參數(shù)的名字。使用標(biāo)識符要遵守如下法則：middot;標(biāo)識符由字母（Ahellip;Z；ahellip;z）、數(shù)字和下劃線字符組成。middot;任何標(biāo)識符必須以英文字母開頭。m
關(guān)鍵字： VHDL 應(yīng)用實例

MCS-51單片機與PLD 可編程器件接口設(shè)計

摘要：采用Lattice公司的PLD器件ISPLSI1032，基于VHDL描述語言設(shè)計了一種MCS-51單片機與PLD可編程邏輯器件的接 ...
關(guān)鍵字：單片機 PLD EDA VHDL

共250條 9/17 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|

vhdl 介紹

VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具可以和VHDL接口。此后 [ 查看詳細(xì) ]

vhdl 相關(guān)帖子

資料分享 | 講義《VHDL編程風(fēng)格與技巧》pdf下載
選擇VHDL還是Verilog.pdf
VHDL算術(shù)邏輯器件設(shè)計.pdf
基于VHDL的4PSK調(diào)制器設(shè)計與仿真.pdf
5級M序列生成總有問題！求大神幫忙看下，到底是哪里不對？
CPLD VHDL 如何在一個時鐘周期的低電平期間產(chǎn)生多個脈沖？
電子鐘VHDL設(shè)計
vhdl_vhdl是什么

vhdl 資料下載

VHDL語言基礎(chǔ)的學(xué)習(xí)課件免費下載
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
VHDL編程風(fēng)格.pdf
選擇VHDL還是Verilog.pdf
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl
FPGA，Verilog，vhdl

vhdl 文章 進(jìn)入vhdl 技術(shù)社區(qū)

vhdl 介紹

vhdl 電路

vhdl 相關(guān)帖子

vhdl 資料下載

熱門主題

vhdl 文章進(jìn)入vhdl 技術(shù)社區(qū)