<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁 >> 主題列表 >> virtex-5

          手電筒電池的1.5伏升壓到LED所需的3.5伏

          • 這里描述的電源把電壓從一節(jié)手電筒電池的1.5伏提高到LED所需的3.5伏,同時(shí)用電源把LED和手電筒電池串聯(lián)起來。設(shè)計(jì)這種電路是為了用LED對(duì)手電筒進(jìn)行改進(jìn)。增壓電路在有兩節(jié)電池的手電筒中將代替的一節(jié)電池,LED裝置則
          • 關(guān)鍵字: LED  3.5  升壓  1.5  電池  手電筒  

          賽靈思40nm Virtex-6 FPGA系列通過全生產(chǎn)驗(yàn)證

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )與全球領(lǐng)先的半導(dǎo)體代工廠商聯(lián)華電子( UMC (NYSE: UMC; TSE: 2303))今天共同宣布,采用聯(lián)華電子高性能40nm工藝的Virtex®-6 FPGA,已經(jīng)完全通過生產(chǎn)前的驗(yàn)證。這是雙方工程團(tuán)隊(duì)為進(jìn)一步提升良率、增強(qiáng)可靠性并縮短生產(chǎn)周期而努力合作的成果。Virtex-6系列通過生產(chǎn)驗(yàn)證, 意味著聯(lián)華電子繼2009年3月發(fā)布首批基于40nm工藝的器件后,正式將該工藝轉(zhuǎn)入量產(chǎn)。   “對(duì)于我們長
          • 關(guān)鍵字: Xilinx  40nm  Virtex  FPGA  

          Xilinx最新開發(fā)套件集成Northwest Logic DMA 引擎IP

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)今天宣布隆重推出最新Virtex®-6 和 Spartan®-6 FPGA連接開發(fā)套件,該套件將為客戶提供一個(gè)綜合的、易用的、經(jīng)硬件驗(yàn)證的開發(fā)環(huán)境。 這個(gè)新的連接開發(fā)套件的一個(gè)重要元素是包含了Northwest Logic公司高性能、分散-聚集 DMA 引擎IP的連接目標(biāo)參考設(shè)計(jì)。這個(gè)DMA 引擎IP與套件中的其它元素相結(jié)合,可以為多種基于 PCI Express的應(yīng)用提供高帶寬的運(yùn)營支持,使得客戶可以針對(duì)廣泛的高速連
          • 關(guān)鍵字: Xilinx  開發(fā)套件  Virtex  Spartan  

          賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開發(fā)套件

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)日前宣布,作為公司目標(biāo)設(shè)計(jì)平臺(tái)最新一步的發(fā)展,賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開發(fā)套件。目標(biāo)設(shè)計(jì)平臺(tái)是賽靈思公司幫助開發(fā)人員在FPGA 設(shè)計(jì)時(shí)專注于產(chǎn)品創(chuàng)新與差異化的創(chuàng)新理念。這些面向Virtex-6 和 Spartan-6 系列的開發(fā)平臺(tái)可大幅縮短實(shí)現(xiàn)最佳系統(tǒng)性能所需的時(shí)間,同時(shí)還確保片上系統(tǒng) (SoC) 開發(fā)階段的低功耗水平。這些最新套件主要針對(duì)嵌入式處理、DSP,以及構(gòu)建要求高速串行連接功能的系統(tǒng),為設(shè)計(jì)團(tuán)隊(duì)提供了專門針對(duì)設(shè)計(jì)流程而精
          • 關(guān)鍵字: Xilinx  開發(fā)套件  Virtex  FPGA   

          賽靈思目標(biāo)設(shè)計(jì)平臺(tái)再獲電子行業(yè)大獎(jiǎng)

          • 《電子產(chǎn)品世界》在“2009年度影響中國的嵌入式系統(tǒng)技術(shù)獎(jiǎng)”評(píng)選中授予賽靈思目標(biāo)設(shè)計(jì)平臺(tái)“最佳新興理念獎(jiǎng)”,對(duì)目標(biāo)設(shè)計(jì)平臺(tái)給設(shè)計(jì)師帶來的巨大價(jià)值表示高度認(rèn)可
          • 關(guān)鍵字: 賽靈思  FPGA  Virtex-6  Spartan-6  

          浮點(diǎn):用 FPGA 嵌入式處理器實(shí)現(xiàn)您的構(gòu)想

          •   在采用數(shù)值處理技術(shù)創(chuàng)建嵌入式應(yīng)用時(shí),通常以整數(shù)或定點(diǎn)表示法來確保算術(shù)運(yùn)算盡量簡單,這一點(diǎn)至關(guān)重要。因其不僅有助于使成本和功耗降至最低,而且還能盡可能地加速硬件部署。   FPGA 非常適用于執(zhí)行定點(diǎn)運(yùn)算,并能在邏輯或基于軟件或硬件處理器的實(shí)施方案中創(chuàng)建高度并行的數(shù)據(jù)路徑解決方案。Virtex®-5 FPGA 產(chǎn)品系列中 FXT 系列的最新硬件處理器 Xilinx® PowerPC® 440 可提供超標(biāo)量功能,讓用戶能夠?qū)ζ骷幊?,使其以高達(dá) 550 MHz 的時(shí)鐘速率并行執(zhí)行
          • 關(guān)鍵字: xilinx  FPGA  Virtex  PowerPC  

          賽靈思亞太聯(lián)盟計(jì)劃成員開展目標(biāo)設(shè)計(jì)平臺(tái)合作

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )聯(lián)盟計(jì)劃成員(APAC Xilinx Alliance Program Members),是賽靈思作為 FPGA行業(yè)領(lǐng)導(dǎo)廠商實(shí)施目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略的關(guān)鍵。賽靈思目標(biāo)設(shè)計(jì)平臺(tái)戰(zhàn)略致力于幫助客戶縮短在應(yīng)用基礎(chǔ)架構(gòu)上花費(fèi)的時(shí)間,而把精力更多地集中在為其電子系統(tǒng)賦予獨(dú)特的設(shè)計(jì)價(jià)值。近期賽靈思亞太聯(lián)盟合作伙伴峰會(huì)活動(dòng)在深圳的成功舉辦,意味著其亞太地區(qū)的設(shè)計(jì)服務(wù)提供商和開發(fā)板廠商與賽靈思已經(jīng)在密切合作,為確??蛻舨捎眯乱淮?FPGA實(shí)現(xiàn)商業(yè)成功做
          • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  40nm  

          采用0.18micro;m CMOS設(shè)計(jì)用于2.5Gb/s收發(fā)器系統(tǒng)

          • 本文采用0.18µm CMOS工藝設(shè)計(jì)了用于2.5Gb/s收發(fā)器系統(tǒng)的16:1復(fù)用器電路。該電路采用數(shù)模混合的方法進(jìn)行設(shè)計(jì),第一級(jí)用數(shù)字電路實(shí)現(xiàn)16:4的復(fù)用,第二級(jí)用模擬電路實(shí)現(xiàn)4:1的復(fù)用,從而實(shí)現(xiàn)16:1的復(fù)用器。該電路采用SMIC 0.18µm工藝模型,使用Virtuoso AMS Simulator 工具進(jìn)行了仿真。仿真結(jié)果表明,當(dāng)電源電壓為1.8V,溫度范圍為0~70℃時(shí),電路可以工作在2.5b/s,功耗約為6mW。
          • 關(guān)鍵字: micro  0.18  CMOS  2.5    

          基于WiMAX技術(shù)的5.8G無線專網(wǎng)射頻系統(tǒng)設(shè)計(jì)

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: WiMAX技術(shù)  5.8G無線專網(wǎng)  射頻收發(fā)系統(tǒng)  

          Xilinx廣播產(chǎn)品大幅降低串行數(shù)字接口成本與功耗

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )日前在2009 年國際廣播電視博覽會(huì) (IBC2009) 上展示了串行連接領(lǐng)域的最新開發(fā)成果,這些技術(shù)可顯著降低串行數(shù)字接口的成本和功耗,并有助于全新 DisplayPort 和 Ethernet AVB協(xié)議的快速采用。賽靈思廣播連接目標(biāo)設(shè)計(jì)平臺(tái)是上述創(chuàng)新成果的核心,該平臺(tái)不僅可簡化全套廣播音視頻接口解決方案的開發(fā),而且在同一可編程產(chǎn)品中能同時(shí)支持標(biāo)清 (SD)、高清 (HD) 和 3G-SDI 等標(biāo)準(zhǔn),從而有助于加速產(chǎn)品上市進(jìn)程,
          • 關(guān)鍵字: Xilinx  串行連接  DisplayPort  Ethernet  Virtex  

          Xilinx宣布推出 ISE 設(shè)計(jì)套件11.3 版本軟件

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. ) 日前宣布推出 ISE® 設(shè)計(jì)套件11.3 版本軟件,為Virtex®-6 HXT FPGA 設(shè)計(jì)提供支持。Virtex®-6 HXT FPGA 專為40G/100G 有線通信和數(shù)據(jù)通信而優(yōu)化,為超高帶寬系統(tǒng)的設(shè)計(jì)人員提供線速超過 11Gbps的串行接口技術(shù)。ISE 設(shè)計(jì)套件 11.3 版本的推出,使設(shè)計(jì)人員得以利用涵蓋整個(gè)主流、高端以及超高端串行設(shè)計(jì)應(yīng)用的所有連接領(lǐng)域內(nèi)帶有串行收發(fā)器的 FPGA產(chǎn)品。
          • 關(guān)鍵字: Xilinx  Virtex  ISE  設(shè)計(jì)套件  

          TI將數(shù)字電源管理成功應(yīng)用于新一代Xilinx FPGA設(shè)計(jì)

          •   日前,德州儀器 (TI) 宣布,Xilinx 在其最新 Virtex®-6 ML605 現(xiàn)場(chǎng)可編程門陣列 (FPGA) 評(píng)估套件中采用 TI 電源管理技術(shù)簡化電源設(shè)計(jì)。TI Fusion Digital Power™ 控制器可為 FPGA 用戶提供高級(jí)電源管理功能以及高度的設(shè)計(jì)靈活性,可實(shí)時(shí)監(jiān)控電源系統(tǒng)的工作情況。   Xilinx 平臺(tái)市場(chǎng)營銷總監(jiān) Brent Przybus 指出:“隨著 FPGA 設(shè)計(jì)的日益復(fù)雜化,具有精確電流監(jiān)控功能的智能電源管理解決方案的需求
          • 關(guān)鍵字: TI  Virtex  FPGA  電源管理  

          賽靈思目標(biāo)設(shè)計(jì)平臺(tái)方案獲行業(yè)高度認(rèn)可

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. ) 今天宣布,在8月28日成都舉辦的“2009中國FPGA產(chǎn)業(yè)發(fā)展論壇”上,《中國電子報(bào)》把“2009 FPGA最佳產(chǎn)品獎(jiǎng)”授予賽靈思目標(biāo)設(shè)計(jì)平臺(tái)(Target Design Platform, 簡稱TDP),對(duì)該平臺(tái)在幫助客戶大幅縮短研發(fā)周期,輕松實(shí)現(xiàn)創(chuàng)新設(shè)計(jì)并大大增強(qiáng)客戶競(jìng)爭(zhēng)力方面的突出優(yōu)勢(shì),給予了充分的肯定。   “賽靈思公司推出的目標(biāo)設(shè)計(jì)平臺(tái),給FPGA產(chǎn)品賦予了新
          • 關(guān)鍵字: Xilinx  FPGA  Virtex-6  DSP  Spartan-6  

          賽靈思兩項(xiàng)產(chǎn)品獲2009 EDN China創(chuàng)新獎(jiǎng)提名

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. ) 今天宣布在IDG集團(tuán)下屬權(quán)威電子雜志《電子設(shè)計(jì)技術(shù)》(EDN China)正在舉辦的2009年度創(chuàng)新獎(jiǎng)評(píng)選中,其40nm 高性能Virtex?-6 FPGA 系列與目標(biāo)設(shè)計(jì)平臺(tái)從數(shù)百項(xiàng)報(bào)名產(chǎn)品中脫穎而出,雙雙獲得提名進(jìn)入最后入圍產(chǎn)品。   “賽靈思目標(biāo)設(shè)計(jì)平臺(tái)獲得這一電子業(yè)界著名獎(jiǎng)項(xiàng)的提名,再一次充分證明電子業(yè)界越來越重視推動(dòng)FPGA進(jìn)入主流系統(tǒng)開發(fā)的新方法的需求?!?賽靈思公司產(chǎn)品與解決方案管理
          • 關(guān)鍵字: Xilinx  Virtex  40nm  目標(biāo)設(shè)計(jì)平臺(tái)  

          賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司今天宣布其最新一代Virtex®-6 FPGA系列兼容PCI Express® 2.0標(biāo)準(zhǔn),與前一代產(chǎn)品系列相比功耗降低50%,與競(jìng)爭(zhēng)產(chǎn)品相比性能提高15%。在Virtex-6 FPGA中集成的第二代PCIe®模塊已經(jīng)通過了1-8通道配置的PCI-SIG PCI Express 2.0版本兼容性與互操作性測(cè)試,進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標(biāo)準(zhǔn)的聯(lián)盟成員的設(shè)計(jì)資源。這一重大的里程碑事件有望加速高帶寬PCIe 2.0系統(tǒng)在通信
          • 關(guān)鍵字: Xilinx  Virtex  FPGA  ISE  
          共492條 27/33 |‹ « 24 25 26 27 28 29 30 31 32 33 »

          virtex-5介紹

          您好,目前還沒有人創(chuàng)建詞條virtex-5!
          歡迎您創(chuàng)建該詞條,闡述對(duì)virtex-5的理解,并與今后在此搜索virtex-5的朋友們分享。    創(chuàng)建詞條

          相關(guān)主題

          熱門主題

          Virtex-5FPGA    樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();