<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>

<label id="pryje"></label>

11.12珠海｜與泰克共探半導(dǎo)體產(chǎn)業(yè)鏈速來搶位｜11.14上海｜NI全聯(lián)結(jié)峰會2024 來這里瞧瞧NXP技術(shù)培訓(xùn)視頻吧>> 來學(xué)習(xí)NXP基于i.MX處理器的工業(yè)解決方案吧！

我要投稿 | 手機(jī)版

首頁　資訊　商機(jī) 　下載　拆解　高校　招聘　雜志　會展　 EETV　百科　問答　電路圖　工程師手冊　 Datasheet　 100例　活動中心　 E周刊閱讀　樣片申請

EEPW首頁 >> 主題列表 >> virtex-5lxt

virtex-5lxt 文章進(jìn)入virtex-5lxt技術(shù)社區(qū)

創(chuàng)新電源設(shè)計最大限度提升Virtex-7收發(fā)器性能

　　隨著FPGA的高級程度日益提高，電源要求也變得更加復(fù)雜。對于當(dāng)前設(shè)計而言，各團(tuán)隊必須考慮對應(yīng)每個電路與功能模塊的多個電壓軌以及幾個電壓電平與大電流需求。下面我們將深入討論有關(guān)Xilinx Virtex-7 FPGA的電源需
關(guān)鍵字： Virtex-7 收發(fā)器電源

基于Virtex-6 FPGA的雙緩沖模式PCIe總線設(shè)計方案和實現(xiàn)

近年來軟件無線電（SDR）得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項目背景是通過軟件無線電方...
關(guān)鍵字： Virtex-6 雙緩沖模式 PCIe總線

Xilinx 將業(yè)界最大容量器件翻番達(dá)到440萬邏輯單元

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前發(fā)布擁有440萬個邏輯單元的創(chuàng)紀(jì)錄產(chǎn)品，其密度是業(yè)界最高密度產(chǎn)品Virtex? -7 2000T的兩倍以上，該器件使其成功在高端器件市場連續(xù)兩代保持領(lǐng)先優(yōu)勢，并為客戶提供了超越工藝節(jié)點的價值優(yōu)勢。
關(guān)鍵字：賽靈思 Virtex ASIC SSI

基于Virtex-6的PCI Express高速采集卡設(shè)計

為了提高數(shù)據(jù)采集速率，適應(yīng)大數(shù)據(jù)量交互處理要求，介紹了一種應(yīng)用Virtex-6芯片的PCI Express高速采集卡設(shè)計。Virtex-6內(nèi)嵌PCIE協(xié)議硬核能完成完整的PCIE分層協(xié)議，實現(xiàn)與上位機(jī)通信。設(shè)計了DMA控制器，作為采集卡數(shù)據(jù)傳輸主控，實現(xiàn)基于PCI Express總線的DMA高速數(shù)據(jù)傳輸方案。主機(jī)軟件系統(tǒng)包括驅(qū)動程序和應(yīng)用軟件2部分。經(jīng)實驗測試，該采集卡能完成時外部高速數(shù)據(jù)的實時采集，性能穩(wěn)定可靠。
關(guān)鍵字： Express Virtex PCI 高速采集

基于Virtex-6 FPGA的雙緩沖模式PCIe總線設(shè)計方案和

引言近年來軟件無線電(SDR)得到了飛速的發(fā)展，在很多領(lǐng)域已顯示出其優(yōu)越性。本文的項目背景是通過軟件無線電方式實現(xiàn)數(shù)字音頻廣播(DAB)的基帶信號處理，這要求軟件無線電平臺具有高速實時數(shù)字信號處理與傳輸能力。高
關(guān)鍵字： Virtex FPGA PCIe 模式

基于Virtex 6的PCI Express高速采集卡設(shè)計

隨著計算機(jī)技術(shù)的發(fā)展，以及大數(shù)據(jù)量交互的需要，硬件系統(tǒng)對PC總線傳輸速率、數(shù)據(jù)完整性提出了越來越高的應(yīng)用要求。傳統(tǒng)的PCI總線技術(shù)雖然經(jīng)過不斷的改進(jìn)，開發(fā)出64b，66MHz的并行協(xié)議PCI-X標(biāo)準(zhǔn)，但由于并行總線整體
關(guān)鍵字： Express Virtex PCI 高速采集

賽靈思Virtex-5 FPGA的LTE仿真器的實現(xiàn)步驟

功能強(qiáng)大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網(wǎng)絡(luò)提供可重配置無線測試設(shè)備。長期演進(jìn)(LTE)是移動寬帶的最3GPP標(biāo)準(zhǔn)，它打破了現(xiàn)有蜂窩網(wǎng)絡(luò)的固有模式。LTE與前代UMTS和GSM標(biāo)準(zhǔn)相比，除采用高
關(guān)鍵字： Virtex FPGA LTE 賽靈思

基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計

基于Virtex-5 FPGA的音視頻監(jiān)視系統(tǒng)方案設(shè)計,引言本文探討在Virtex-5 FPGA中實現(xiàn)設(shè)計的一些難題，然后用一個項目作為示范來詳解充分利用其功能集的技法。設(shè)計過程包括幾個步驟，從針對應(yīng)用選擇適合的Virtex-5開始。為便于本文敘述，我們假定IP模塊已經(jīng)過匯編，并
關(guān)鍵字：系統(tǒng) 方案設(shè)計監(jiān)視音視頻 Virtex-5 FPGA 基于

使用新型 Virtex FPGA 開發(fā)小型軟件無線電平臺：S

SFF SDR(小型軟件定義無線電)開發(fā)平臺是一種模塊化的 RF/IF/基帶平臺(圖 1 和圖 2)。該平臺展示了 Xilinx 和德州儀器 (Texas Instruments, TI) 的最新芯片產(chǎn)品以及最新高級設(shè)計流程和軟件架構(gòu)。這個平臺還為手持設(shè)備
關(guān)鍵字： Virtex FPGA SFF SDR

賽靈思推出符合PCI- E 3.0標(biāo)準(zhǔn)的集成模塊

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )宣布推出針對采用Virtex?-7 FPGA 集成模塊設(shè)計的全新解決方案，該集成模塊可支持PCI Express (簡稱PCI-E) 3.0 x8標(biāo)準(zhǔn)和 DDR3 外部存儲器，能為開發(fā)人員提供立即啟動基于PCI-E 3.0的設(shè)計所需的全部構(gòu)建模塊。
關(guān)鍵字：賽靈思 FPGA Virtex-7

賽靈思宣布開始發(fā)貨首款Virtex-7 H580T

賽靈思宣布開始發(fā)貨全球首款 3D 異構(gòu)All Programmable器件— Virtex-7 H580T FPGA。
關(guān)鍵字：賽靈思 Virtex-7

賽靈思正式發(fā)貨全球首款異構(gòu)3D FPGA

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX) )日前宣布正式發(fā)貨 Virtex?-7 H580T FPGA —全球首款3D異構(gòu)All Programmable產(chǎn)品。Virtex-7 HT采用賽靈思的堆疊硅片互聯(lián) (SSI)技術(shù)，是提供業(yè)界帶寬最高的 FPGA，可提供多達(dá)16個28 Gbps收發(fā)器和72個13.1 Gbps收發(fā)器，也是唯一能滿足關(guān)鍵Nx100G和400G線路卡應(yīng)用功能要求的單芯片解決方案。結(jié)合賽靈思領(lǐng)先的100G變速
關(guān)鍵字：賽靈思 Virtex FPGA

Virtex-6 HXT FPGA ML630：光傳輸網(wǎng)絡(luò)評估方案

Xilinx公司的Virtex-6 FPGA包括Virtex-6 LXT FPGA，Virtex-6 SXT FPGA和Virtex-6 HXT FPGA三個亞系列，采用40nm ExpressFabric和600MHz Clocking技術(shù)，具有存儲器選擇如能和DDR3，QDRII+和RDLRAM存儲器接口，600MHz
關(guān)鍵字： Virtex FPGA HXT 630

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開始發(fā)貨

全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開始發(fā)貨，該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA，是7 系列產(chǎn)品中首款可滿足先進(jìn)高性能有線通信應(yīng)用對低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴(kuò)展、易于實現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距，而且
關(guān)鍵字：賽靈思 FPGA Virtex-7

基于Virtex 4的雷達(dá)導(dǎo)引頭信號處理機(jī)的設(shè)計與實現(xiàn)

0 引言導(dǎo)彈主要依靠制導(dǎo)系統(tǒng)進(jìn)行制導(dǎo)，完成從發(fā)射到命中目標(biāo)的全過程。制導(dǎo)系統(tǒng)一般利用地面制導(dǎo)雷達(dá)或彈載導(dǎo)引頭對目標(biāo)進(jìn)行探測、參數(shù)計算、控制指令形成與傳輸、程序控制和伺服控制等。雷達(dá)導(dǎo)引頭是建立在雷達(dá)、自
關(guān)鍵字： Virtex 雷達(dá)導(dǎo)引頭信號處理機(jī)

共187條 5/13 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

virtex-5lxt介紹

您好，目前還沒有人創(chuàng)建詞條virtex-5lxt!
歡迎您創(chuàng)建該詞條，闡述對virtex-5lxt的理解，并與今后在此搜索virtex-5lxt的朋友們分享。創(chuàng)建詞條

virtex-5lxt電路

基于Virtex-5 FPGA設(shè)計Gbps無線通信基站方案
DIY小發(fā)明：打造你自己的流媒體播放器，解決方案、硬件框圖
基于FPGA低成本數(shù)字芯片自動測試儀的完整方案
分布式網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計實現(xiàn)，系統(tǒng)框圖、硬件原理

virtex-5lxt相關(guān)帖子

Virtex 7 PCIE Gen3 Integrated Block tag管理
Virtex-7 FPGA Gen3 Integrated Block Completion timeout機(jī)制
virtex-5 PLL_ADV警告
利用 2.1i 版軟件約束 Virtex 設(shè)計
Virtex-5 FPGA與JESD204A ADC接口兼容問題
2.1i 版布局規(guī)劃器支持 Virtex FPGA
利用 Virtex-4 EasyPath FPGA 的“在系統(tǒng) ECO”功能
適用于 Virtex-4 RocketIO MGT 的開關(guān)電源

virtex-5lxt資料下載

Xilinx 利用Virtex-5 LXT器件實現(xiàn)集成化視頻連接功能解決方案
XC5VFX70T-1FF1136I.pdf
XC5VFX70T-1FF1136I
XC5VFX200T-1FFG1738I
創(chuàng)新電源設(shè)計最大限度提升Virtex-7收發(fā)器性能
Virtex 7 PCIE Gen3 Integrated Block tag管理
Virtex-7 FPGA Gen3 Integrated Block Completion timeout機(jī)制
基于Virtex-5的3D體感互動游戲設(shè)計原理

熱門主題

樹莓派 linux

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社版權(quán)所有北京東曉國際技術(shù)信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473

看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();