<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> virtex-7

          基于Virtex系列FPGA的可編程嵌入式信號處理背板的開發(fā)設計

          • 現場可編程邏輯門陣列(FPGA)和高性能數字信號處理器(DSP)是高速信號處理領域兩大關鍵器件,FPGA和DSP的運算速度及并行處理效能成為制約高速信號處理應
          • 關鍵字: Virtex  FPGA  嵌入式  信號處理  

          高頻交易堅強的后盾:基于Virtex UltraScale+FPGA的可配置的HES-HPC-HFT-XCVU9P PCIe 卡

          •   高頻交易,這個名詞可能對你并不陌生,它是指那些人們無法利用的,極為短暫的市場變化中尋求獲利的自動化程序交易,高頻交易瞬息萬變,而決勝的關鍵就在于快。今天小編就給大家介紹一款Aldec最新的專門用于高頻交易的PCIe卡,由小編前面的介紹,大家一定也只知道這款卡的主打性能就是速度快,沒錯,這也就不難理解為什么Aldec的新型的面向高頻交易的HES-HPC-HET-XCVU9P?PCIe卡采用Xilinx?Virtex?UltraScale?+?VU9P&n
          • 關鍵字: Virtex  FPGA  

          Virtex-II系列應用指南

          • 本應用指南闡述了如何設計面向 Virtex?芯片的功率分配系統。涵蓋了功率分配系統和旁路電容或去耦電容的基本原理。文中介紹了設計和驗證功率分配系統的具體步驟和過程。最后一個部分討論了產生電源噪聲的其他原因,并提出了解決方案。
          • 關鍵字: Virtex-II系列  應用指南  FPGA  

          DSP48E Slice

          Virtex-5 FPGA設計Gbps無線通信基站設計

          • 隨著以TD-SCDMA為代表的3G移動通信全面進入商用部署,LTE標準基本完成,華為、愛立信成功實現LTE標準的現場演示[1],以LTE-A、IMT-Advanced為標準的下一代移動通信技術
          • 關鍵字: Virtex-5FPGA  Gbps  無線通信  

          目標設計平臺使基于FPGA的系統開發(fā)易如反掌

          • ISE設計套件11的全功能版本將作為Virtex-6 FPGA套件的一部分推出,器件支持僅限于Vitex-6 LX240T-FF1156。Spartan-6 FPGA 套件包括ISE設計套件11 WebPACK軟件。ISE設計套件作為獨立產品另外提供,可提供全面的器件支持,邏輯版本的起價為2995美元。客戶可從賽靈思網站免費下載 ISE設計套件11的全功能30天評估版本。
          • 關鍵字: 目標設計平臺  Virtex-6  FPGA  系統開發(fā)  

          目標設計平臺使基于FPGA的系統開發(fā)易如反

          • 賽靈思公司在正式發(fā)布新一代旗艦產品高性能Virtex-6和低成本Spartan-6 FPGA時,首次提出了“目標設計平臺”的新概念。賽靈思目標設計平臺包含五個關鍵部分:Virtex-6和Spartan-6 FPGA器件、支持和集成業(yè)界成熟設計方法的設計環(huán)境、采用業(yè)界標準FPGA多層連接器的可擴展板和套件、提供接口的IP內核和強大的參考設計。
          • 關鍵字: 目標設計平臺  系統開發(fā)  FPGA  Virtex-6  Spartan-6  

          基于Virtex-5的Gbps無線通信基站設計

          • 隨著技術研究與提案工作的進行,基站系統的研發(fā)也已經開始。本文研究工作依托于國家“863”計劃Gbps 無線傳輸關鍵技術與試驗系統研究開發(fā)項目,研制面向LTE-A、IMT-Advanced等未來移動通信標準,能夠驗證相關技術并達到標準技術指標的新型移動通信基站原型。
          • 關鍵字: 無線通信基站  算法鏈路  Virtex  

          通過物理綜合與優(yōu)化提升設計性能

          • 邏輯優(yōu)化、邏輯布局和最小化互連延遲都是實現最大性能的重要工作。時序驅動綜合技術對設計性能提供了重大改進。影響時序驅動綜合的限制因素是估計布線延遲的精度。
          • 關鍵字: 物理綜合  最小化互連延遲  Virtex  

          基于FPGA的TD-LTE系統上行同步的實現

          • 基于最大似然 (ML)估計算法,改進并利用FPGA實現了一種適用于TD-LTE系統的上行同步算法。主要介紹了如何利用FPGA實現ML算法。并以Virtex-5芯片為硬件平臺,進行了仿真、綜合、板級驗證、聯機驗證等工作。結果表明,該同步算法應用到TD-LTE系統具有良好的穩(wěn)定性和可行性。
          • 關鍵字: TD-LTE  Virtex-5  FPGA  

          DIY你的體感游戲:人體動作識別系統的設計,提供軟硬件實現方案

          • 本項目使用Virtex-5 OpenSPARC評估平臺,首先通過VGA解碼芯片,將PC機中的視頻流數據解碼出R、G、B信號值和場、行信號。然后使用OV7670數字攝像頭,攝取人體的手部動作,運用一定的算法,對攝像頭數據進行處理,判定此時的人體動作,然后將其與RGB分量信號進行疊加,通過配置DVI接口芯片,將疊加后的圖像送至顯示器顯示。
          • 關鍵字: Virtex-5  動作識別  DIY  數字攝像頭  FPGA  

          DIY小發(fā)明:打造你自己的流媒體播放器,解決方案、硬件框圖

          • 主要內容為利用Xilinx的Virtex-2 Pro FPGA 上豐富的邏輯資源來實現一個自定義的模塊,該模塊能作為流媒體播放過程中的一個功能部件。
          • 關鍵字: DIY  流媒體播放器  Virtex-2Pro  FPGA  

          嵌入式串行 ATA 存儲系統

          • 本應用指南描述了在 Virtex?-4 平臺上對嵌入式串行高級技術附件 (Serial AdvancedTechnology Attachment, (SATA)) 存儲系統的設計和實現。SATA 的前身是流行的并行高級技術附件 (Parallel Advanced Technology Attachment, (PATA)) 接口。SATA 克服了 PATA 的許多局限,并且提供了 150 MB/s 的最大帶寬。SATA 與高速網絡接口千兆位以太網 (1000Base-X)相結合,可為許多高性能存儲應用
          • 關鍵字: PHY  Mac  SAN  Virtex?-4  賽靈思公司  
          共187條 1/13 1 2 3 4 5 6 7 8 9 10 » ›|

          virtex-7介紹

          Virtex-7 系列:超高端 Virtex-7 系列樹立了全新的業(yè)界性能基準,與Virtex-6 器件相比,系統性能提高一倍,功耗降低一半,信號處理能力提升 1.8 倍,I/O 帶寬提升 1.6 倍,存儲器帶寬提升 2 倍;存儲器接口性能高達 2133 Mbps,是業(yè)界密度最高的 FPGA(多達 200 萬個邏輯單元),比所有以前或現有 FPGA 都高出 2.5 倍。所有 Virtex-7 FP [ 查看詳細 ]

          熱門主題

          Virtex-7    樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();