<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          采用PCM編碼原理及FPGA編程技術(shù)實現(xiàn)PCM數(shù)字基群接口傳輸

          • 采用PCM編碼原理及FPGA編程技術(shù)實現(xiàn)PCM數(shù)字基群接口傳輸?shù)退贁?shù)據(jù)的接入
            一、概述----高速傳輸系統(tǒng)中低速設(shè)備的接入有廣泛的應(yīng)用范圍。在環(huán)境監(jiān)控等監(jiān)控網(wǎng)絡(luò)中,被監(jiān)控設(shè)備往往提供RS-232/RS-485/V.10/V.35的通信接口
          • 關(guān)鍵字: PCM  FPGA  編碼  編程    

          基于FPGA+DSP雷達導引頭信號處理中FPGA設(shè)計的關(guān)鍵技術(shù)

          • 1 引言隨著同防工業(yè)對精確制導武器要求的不斷提高,武器系統(tǒng)總體設(shè)計方案的日趨復雜,以及電子元器件水平的飛速發(fā)展。導引頭信號處理器的功能越來越復雜,硬件規(guī)模越來越大.處理速度也越來越高.而且產(chǎn)品的更新速度
          • 關(guān)鍵字: FPGA  DSP  雷達導引頭  關(guān)鍵技術(shù)    

          FPGA與DDR3 SDRAM的接口設(shè)計

          • DDR3 SDRAM內(nèi)存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz),1.5V的低功耗工作電壓,采用90nm制程達到2Gbits的高密度。這個架構(gòu)毫無疑問更快、更大,每比特的功耗也更低,但是如何實現(xiàn)FPGA和DDR3 SDRAM DI
          • 關(guān)鍵字: SDRAM  FPGA  DDR3  接口設(shè)計    

          基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

          • 實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制,以狀態(tài)機來描述對DDR SDRAM 的各種時序操作,設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
          • 關(guān)鍵字: SDRAM  FPGA  DDR  控制器    

          基于FPGA的雙備份多路數(shù)據(jù)采集存儲系統(tǒng)的設(shè)計與實現(xiàn)

          • 隨著信息技術(shù)的發(fā)展以及數(shù)字集成電路速度的提高,實時處理大量數(shù)據(jù)已經(jīng)成為現(xiàn)實,但在一些特殊條件下,無法實時傳輸數(shù)據(jù),必須使用存儲測試方法。該方法是在不影響被測對象或在允許的范圍下,將微型存儲測試系統(tǒng)置入
          • 關(guān)鍵字: FPGA  備份  多路數(shù)據(jù)采集  存儲系統(tǒng)    

          Xilinx Smarter Vision解決方案:讓您擁有完美的視覺享受

          • 在過去30年,消費者目睹了電視廣播以及我們總體上訪問媒體方式的巨大而又快速的轉(zhuǎn)變。如果您是從上個世紀70年代走過來的,你就可以看到電視從過去到現(xiàn)在有多么明顯的進步。那時模擬廣播僅提供三個主要頻道,畫質(zhì)只相
          • 關(guān)鍵字: Smarter  Xilinx  Vision  方案    

          基于Xilinx FPGA的部分動態(tài)可重構(gòu)技術(shù)的信號解調(diào)系統(tǒng)

          • 隨著現(xiàn)代通信技術(shù)的迅速發(fā)展,信號的調(diào)制方式向多樣化發(fā)展,解淵技術(shù)也隨之不斷向前發(fā)展。為了對高速大帶寬的信號進行實時解調(diào),現(xiàn)在很多的解調(diào)關(guān)鍵算法都是在高速硬件上用可編程邏輯器件(FPGA)實觀,利用FPGA強大的
          • 關(guān)鍵字: Xilinx  FPGA  部分動態(tài)可重構(gòu)  信號解調(diào)系統(tǒng)    

          基于FPGA與有限狀態(tài)機的高精度測角系統(tǒng)的設(shè)計與實現(xiàn)

          • 激光跟蹤測量系統(tǒng)(Laser Tracker System)是工業(yè)測量系統(tǒng)中常用的一種高精度的測量儀器,是近十年發(fā)展起來的新型大尺寸空間測量儀器,不僅對靜止目標可以測量,而且對運動目標也可以進行跟蹤測量。它集合了激光測距技
          • 關(guān)鍵字: FPGA  有限狀態(tài)機  高精度  測角系統(tǒng)    

          FPGA最小系統(tǒng)電路分析:高速SDRAM存儲器接口電路設(shè)計

          • 高速SDRAM存儲器接口電路設(shè)計SDRAM可作為軟嵌入式系統(tǒng)的(NIOS II)的程序運行空間,或者作為大量數(shù)據(jù)的緩沖區(qū)。SDRAM是通用的存儲設(shè)備,只要容量和數(shù)據(jù)位寬相同,不同公司生產(chǎn)的芯片都是兼容的。一般比較常用的SDRAM
          • 關(guān)鍵字: SDRAM  FPGA  最小系統(tǒng)  電路分析    

          京微雅格重磅之作―新版FPGA/CAP設(shè)計套件Primace5.0

          • 簡介作為國內(nèi)唯一一家具有完全自主知識產(chǎn)權(quán)的FPGA與可配置應(yīng)用平臺CAP(Configurable Application Platform)產(chǎn)品供應(yīng)商,京微雅格一直在快節(jié)奏的改進與產(chǎn)品配套的軟件開發(fā)環(huán)境。最近,新一代FPGA/CAP設(shè)計套件Primace5
          • 關(guān)鍵字: 京微雅格  FPGA  CAP設(shè)計套件  Primace5.0  

          基于FPGA的實時視頻圖像采集與顯示系統(tǒng)的設(shè)計與實現(xiàn)

          • 主要針對目前視頻圖像處理發(fā)展的現(xiàn)狀,結(jié)合FPGA技術(shù),設(shè)計了一個基于FPGA的實時視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片,搭栽專用的編碼解碼芯片進行圖像的采集與顯示,主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個功能模塊。采用FPGA的標準設(shè)計流程及一些常用技巧來對整個系統(tǒng)進行編程。重點在于利用FPFA開發(fā)平臺對普通相機輸出的圖像進行采集與顯示,最終能在連接的RCA端口顯示屏顯示。
          • 關(guān)鍵字: FPGA  視頻圖像采集  顯示系統(tǒng)  

          采用Cyclone FPGA 實現(xiàn)智能電網(wǎng)自動化

          • 要實現(xiàn)對新的或者更新后的智能電網(wǎng)的最優(yōu)控制,需要端到端通信和高效的供電網(wǎng)絡(luò),特別是傳輸和分配(T FPGA技術(shù)在復雜智能電網(wǎng)輔助支持系統(tǒng)中扮演了關(guān)鍵角色。典型子站自動化體系結(jié)構(gòu)如下圖所示:圖1.典型子站自動化體
          • 關(guān)鍵字: Cyclone  FPGA  智能電網(wǎng)  自動化  

          FPGA的基本結(jié)構(gòu):六大組成部分簡介

          • FPGA由6部分組成,分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個單元簡介如下:1.可編程輸入/輸出單元(I/O單元)目前大多數(shù)FPGA的I/O單元被
          • 關(guān)鍵字: FPGA  I/O單元  硬核  

          基于NiosⅡ的人臉檢測系統(tǒng)設(shè)計

          • 摘要 基于FPGA內(nèi)嵌的NiosⅡ處理器,設(shè)計了一個實時人臉檢測系統(tǒng)。介紹了基于Haar特征的AdaBoost人臉檢測算法,描述了依據(jù)AdaBoost算法的人臉檢測軟件實現(xiàn)過程,最后在以Altera公司CycloneⅡ系列EP2C70為核心芯片的D
          • 關(guān)鍵字: 人臉檢測  FPGA  AdaBoost算法  分類器  

          基于FPGA和DDS的數(shù)字調(diào)制信號發(fā)生器設(shè)計與實現(xiàn)

          • 為了提高數(shù)字調(diào)制信號發(fā)生器的頻率準確度和穩(wěn)定度,并使其相關(guān)技術(shù)參數(shù)靈活可調(diào),提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號發(fā)生器設(shè)計方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3個工具軟件,進行基本DDS建模,然后在DDS模塊的基礎(chǔ)上,通過單片機等電路組成的控制單元的邏輯控制作用,根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理,設(shè)計并實現(xiàn)了數(shù)字調(diào)制信號發(fā)生器,從而實現(xiàn)二進制頻移鍵控(2FSK)、二進制相移鍵控(2PSK)和二進制幅移鍵控(2ASK)3種基本的二進制數(shù)字調(diào)制。所得
          • 關(guān)鍵字: 數(shù)字調(diào)制信號  直接數(shù)字頻率合成器  FPGA  DSP Builder  
          共6755條 101/451 |‹ « 99 100 101 102 103 104 105 106 107 108 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();