<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          基于FPGA狀態(tài)機和片上總線的CompactPCI異步串口板設計方案

          • 摘要:首先簡要介紹了CompactPCI異步串口板的通常設計方法,并且提出了這些方法的不足之處,重點闡述了基于FPGA狀態(tài)機和片上總線的新設計方案,以及該方案的技術優(yōu)勢,隨后公布了基于該方案的異步串口板達到的性能指標。通過比較有關應答延遲的試驗數據,提出了基于FPGA狀態(tài)機和基于DSP處理器的異步串口板卡存在明顯的處理速度差異問題,并基于兩種設計方案,解釋了形成差異的原因。最后提出了FPGA狀態(tài)機對外部總線存儲器或端口的訪問管理性能大幅超越了任何一款DSP處理器的觀點,并對同行提出了類似研發(fā)項目的設計建議
          • 關鍵字: FPGA  DSP  片上總線  CompactPCI  異步串口板  201407  

          5MP一體化高清機芯的設計與實現(xiàn)

          • 摘要:本文介紹一種5MP一體化高清機芯的實現(xiàn)方法,采用FPGA來實現(xiàn)自主開發(fā)的ISP算法,采用TMPM342來實現(xiàn)馬達驅動和自動聚焦、自動曝光等功能,開發(fā)出業(yè)界第一款5MP實時一體化高清機芯。
          • 關鍵字: 5MP  高清機芯  自動聚焦  ISP  FPGA  TMPM342  201407  

          基于MicroBlaze的嵌入式串口服務器的設計實現(xiàn),提供軟硬件架構、原理

          • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
          • 關鍵字: MicroBlaze  嵌入式串口服務器  FPGA  Spartan-3  

          新型FPGA是Lattice高增長的主要驅動力

          • 不同于其他小FPGA廠商或被收購或轉型的命運,作為中低端FPGA廠商,Lattice一直堅持把握市場定位,并以速度和敏捷為目標,存活在了這個競爭激烈的市場當中。同時還能連續(xù)三年保持營業(yè)額的高速增長,逐漸成為無可爭議的低成本、低功耗和小尺寸FPGA的領導者。為此,我們特別專訪了Lattice總裁兼CEO:Darin Billerbeck,聽他來給我們講述Lattice的成功秘訣。
          • 關鍵字: Lattice  FPGA  IC  

          基于FPGA/CPLD的VHDL語言電路設計優(yōu)化方法

          •   VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標準硬件描述語言,是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)展起來的。它是一種面向設計、多層次的硬件描述語言,是集行為描述、RTL描述、門級描述功能為一體的語言,并已成為描述、驗證和設計數字系統(tǒng)中最重要的標準語言之一。由于VHDL在語法和風格上類似于高級編程語言,可讀性好,描述能力強,設計方法靈活,可移植性強,因此它已成為廣大EDA工程師的首選。目前,
          • 關鍵字: FPGA  CPLD  VHDL  

          STM32再學習之工程師眼中的SPI

          •   前些天,有位網友談到通過FPGA來實現(xiàn)SPI通訊。通過帖子的回復發(fā)現(xiàn)好多網友對SPI通訊還有些疑惑,于是今天就帶著大家從SPI的標準協(xié)議,SPI在STM32單片機上的配置及在74HC595邏輯芯片通訊的實例來全方面認識一下這個既復雜又簡單的通訊協(xié)議?! PI 是Serial Peripheral Interface的縮寫,直譯為串行外圍設備接口,SPI是Motorola公司推出的一種同步串行通訊方式,是一種四線同步總線,因其硬件功能很強,與SPI有關的軟件就相當簡單,使MCU有更多的時間處理其他事務
          • 關鍵字: FPGA  SPI  MCU  

          Altera可編程邏輯成為軟件定義數據中心的關鍵DNA

          •   Altera公司(NASDAQ: ALTR)今天宣布,其FPGA成為軟件定義數據中心(SSDC)開發(fā)的核心組成,Altera與微軟研究院以及必應合作,加速網絡搜索引擎部分的開發(fā)。Altera的現(xiàn)場可編程邏輯陣列(FPGA)加速了大量數據在服務器上的處理過程,幫助解決大數據難題,滿足了巨大的分布式工作負載需求。   微軟在名為《一種加速大規(guī)模數據中心服務的重新配置架構》的研究論文中共享了關鍵開發(fā)內容,在明尼阿波利斯舉行的41屆計算機體系結構國際大會 (ISCA)上宣讀此篇論文。這篇論文詳細介紹了怎樣應
          • 關鍵字: Altera  FPGA  可編程邏輯  

          硅谷采風

          •   4月初,筆者作為亞歐記者團的成員,訪問了美國硅谷,以下是部分公司的趨勢。   Lattice CEO: 新型FPGA是高增長的主要驅動力   定位于低成本、低功耗和小尺寸FPGA領導者的Lattice,2013財年營收達3.3億美元,比2012年上升19%,其中以智能手機為代表的消費類產品線成長了180%,增速驚人??偛眉鍯EO Darin Billerbeck說,公司主要驅動力是在新產品上,2013財年新產品占了該公司營收的45 %,而主流產品約44%,成熟產品只有10%左右。   Latti
          • 關鍵字: FPGA  IC  GEO  201406  

          廠商聯(lián)合應對日益復雜的SDR設計

          •   繼去年“2013年ADI設計峰會”第一次共同舉行新聞發(fā)布會以后,這是ADI公司與Xilinx第二次坐在一起面對媒體,此次共同發(fā)布的內容是面向電子設計工程師推介高效的系統(tǒng)級SDR(軟件定義無線電)解決方案。   說實話,大家可能更關心這兩家巨頭公司為何會頻頻攜手合作呢?   應對SDR設計工程師面臨全新設計挑戰(zhàn)   從快速發(fā)展的通訊市場來看,電子設備開發(fā)工程師面臨著日益嚴峻的挑戰(zhàn)。   首先是市場挑戰(zhàn)。第一個是產品上市時間的壓力,誰首先占領這個市場,誰就占領了先機;第二個
          • 關鍵字: ADI  Xilinx  FPGA  201406  

          物聯(lián)網時代本土芯片企業(yè)如何定位?

          • 自從2000年18號文件”頒布以來,中國已經擁有過超600余家的本土芯片設計企業(yè),就在大家還在為“CPU,F(xiàn)PGA,DSP,Memory”這四大通用半導體器件而努力時,忽然來到了“物聯(lián)網時代”,面對“低功耗、高性能、小型化、低成本”這4個并存的嚴苛條件,中國本土芯片企業(yè)該如何定位才能保證生存并發(fā)展,成了一個非?,F(xiàn)實的課題。特別是當客戶需求開始向系統(tǒng)級方向發(fā)展時,中國本土芯片產品如何形成可以滿足需求的系統(tǒng)解決方案,這是一個大大的挑戰(zhàn)。
          • 關鍵字: 物聯(lián)網  MCU  FPGA  201406  

          基于FPGA的多路相干DDS信號源設計

          • 摘要:傳統(tǒng)的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現(xiàn)。該技術實現(xiàn)復雜,且在要求各路同步相干可控時難以實現(xiàn)。本文在介紹了DDS原理的基礎上,給出了用Verilog_HDL語言實現(xiàn)相干多路DDS的工作原理、設計思路、電路結構。利用Modelsim仿真驗證了該設計的正確性,本設計具有調相方便,相位連續(xù),頻率穩(wěn)定度高等優(yōu)點。 關鍵詞:DDS;現(xiàn)場可編程門陣列(FPGA);相位累加器;Verilog_HDL 實現(xiàn)信號源的多路同步輸出且各路間擁有固定的相位關系,在雷達、通信等多領域有著重要的應用。
          • 關鍵字: FPGA  DDS  

          一種基于FPGA的數字核脈沖分析器設計

          • 0 引言 多道脈沖幅度分析儀和射線能譜儀是核監(jiān)測與和技術應用中常用的儀器。20世紀90年代國外就已經推出了基于高速核脈沖波形采樣和數字濾波成型技術的新型多道能譜儀,使數字化成為脈沖能譜儀發(fā)展的重要方向。國內譜儀技術多年來一直停留在模擬技術水平上,數字化能譜測量技術仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求,迫切需要研制一種數字化γ能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質的放射性的程度。 1 數字多道分析儀的優(yōu)勢 國內很大一部分學者采用核譜儀模擬電路的方
          • 關鍵字: FPGA  AD9649  

          簡述嵌入式邏輯分析儀在FPGA測試中的應用

          • 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
          • 關鍵字: FPGA  ELA  邏輯分析儀  

          基于FPGA的高清低碼流H.264攝像機設計

          • 摘要:本文提出了一種基于低成本FPGA的高清低碼流安防攝像機SoC實現(xiàn)方式,該設計已經完全實現(xiàn),開創(chuàng)了高清低碼流安防攝像機SoC的先河。 1. 概述 目前高清H.264攝像機的核心SoC基本上都是ASIC,而FPGA作為近年來發(fā)展迅速的可編程器件,在高清H.264攝像機的SoC領域如何能有一席之地?這是我們的設計需要實現(xiàn)的目標。 2. 設計特點 與ASIC相比,F(xiàn)PGA的特點是功能強,設計靈活,隨時升級,工作成果可以積累,NRE低,但是芯片價格比ASIC貴,所以必須找到一個可以達到價格平衡的應用領
          • 關鍵字: FPGA  H.264  

          基于FPGA的巴特沃茲IIR數字帶通濾波器設計

          • 1.引言 數字濾波器在通信、自動控制、雷達、軍事、航空航天、醫(yī)療、家用電器等眾多領域得到了廣泛的應用。其中IIR數字濾波器和FIR數字濾波器是目前人們使用較多的兩種。數字濾波器通常采用計算機軟件、專用數字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實現(xiàn)。因為,用FPGA實現(xiàn)數字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產成本低等優(yōu)點,所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例,較為詳細地介紹了其設計和實現(xiàn)方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz,上、下邊帶截
          • 關鍵字: FPGA  IIR  
          共6773條 158/452 |‹ « 156 157 158 159 160 161 162 163 164 165 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側重低成本應用,容量中等,性能可以滿足一般的邏輯設計要求,如Spartan系列;還有一種側重于高性能應用,容量大,性能能滿足各類高端應用,如Virtex系列,用戶可以根據自己實際應用要求進行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發(fā)產品的時間 [ 查看詳細 ]

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();