<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          基于FPGA的一種DDR4存儲(chǔ)模塊設(shè)計(jì)

          • 5G通信的主要特征包括“高速率、大帶寬”,為了滿足高速率、大帶寬數(shù)據(jù)的傳輸要求,需要一種存儲(chǔ)技術(shù)對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)。本文就存儲(chǔ)技術(shù)結(jié)合DDR4協(xié)議,設(shè)計(jì)了一種DDR4傳輸機(jī)制,本研究采用高性能的XCVU9P系列的FPGA芯片作為控制芯片,使用其內(nèi)部自帶的DDR4 SDRAM(MIG)IP核進(jìn)行例化核設(shè)計(jì)。經(jīng)過驗(yàn)證,實(shí)現(xiàn)在250 MHz時(shí)鐘下對(duì)DDR4 SDRAM的讀/寫操作,數(shù)據(jù)無丟失,能夠保證高速率、大帶寬數(shù)據(jù)正常傳輸,該傳輸機(jī)制具有良好的可靠性、適用性及有效性。
          • 關(guān)鍵字: DDR4  高速率  大帶寬  FPGA  202108  

          毫米波5G接收機(jī)多速率數(shù)據(jù)設(shè)計(jì)與研究

          • 針對(duì)5G毫米波通信宏基站、微基站等設(shè)備的研發(fā)、生產(chǎn)、預(yù)認(rèn)證、維修保障等測(cè)試需求,設(shè)計(jì)一款可應(yīng)用于“5G新基建”通信設(shè)備產(chǎn)業(yè)鏈多環(huán)節(jié)所需儀表的高效多速率信號(hào)接收機(jī)處理模塊。采用先進(jìn)的并行多相濾波技術(shù)和任意速率比FFT處理技術(shù),基于FPGA算法平臺(tái)實(shí)現(xiàn)毫米波5G接收機(jī)多路信號(hào)接收時(shí)域/頻域并行變速率處理邏輯電路,提高5G復(fù)雜波形接收機(jī)信號(hào)解析的實(shí)時(shí)性。實(shí)驗(yàn)結(jié)果表明,該電路能高效完成5G復(fù)雜波形接收機(jī)信號(hào)的時(shí)域/頻域解析,適合作為毫米波5G接收機(jī)多速率數(shù)據(jù)處理實(shí)施方案,滿足毫米波5G接收機(jī)的功能設(shè)計(jì)要求。
          • 關(guān)鍵字: FPGA  5G  毫米波  接收機(jī)  202105  

          基于EG4A20BG256和AD7403的電流采樣電路設(shè)計(jì)

          • AD7403是一種Σ-Δ型模數(shù)轉(zhuǎn)換器,廣泛應(yīng)用于需要電氣隔離的伺服控制電機(jī)相電流采集場(chǎng)合。EG4A20BG256是一種國(guó)產(chǎn)FPGA,適用于伺服控制系統(tǒng)信號(hào)采集﹑接口擴(kuò)展等應(yīng)用場(chǎng)景。本文基于EG4A20BG256 FPGA設(shè)計(jì)了AD7403模數(shù)轉(zhuǎn)換器接口電路,采集永磁同步電機(jī)相電流,并與伺服控制電路內(nèi)霍爾電流傳感器和DSP采樣結(jié)果進(jìn)行了對(duì)比。結(jié)果表明,EG4A20BG256 FPGA可以通過AD7403模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)對(duì)永磁同步電機(jī)相電流的準(zhǔn)確采集。
          • 關(guān)鍵字: AD7403  EG4A20BG256  FPGA  DSP  永磁同步電機(jī)  202105  

          衛(wèi)星導(dǎo)航信號(hào)多通道隔離轉(zhuǎn)換測(cè)量顯示系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

          • 設(shè)計(jì)并實(shí)現(xiàn)了一種BD/GPS衛(wèi)星導(dǎo)航信號(hào)多通道隔離轉(zhuǎn)換測(cè)量顯示系統(tǒng)。該系統(tǒng)將一路輸入的BD/GPS信號(hào)通過功分器轉(zhuǎn)換為等量的四路隔離輸出信號(hào),經(jīng)FPGA解析后實(shí)時(shí)顯示在電腦屏幕上,為BD/GPS信號(hào)的使用提供直觀的數(shù)據(jù)基礎(chǔ)。
          • 關(guān)鍵字: BD/GPS  FPGA  功分器  隔離  202107  

          一種BiSS協(xié)議的編碼器數(shù)據(jù)讀取方法

          • 摘要:針對(duì)目前BiSS協(xié)議編碼器數(shù)據(jù)讀取多采用FPGA實(shí)現(xiàn)的實(shí)際情況,文中介紹一種基于XMC4500微控制器的BiSS協(xié)議編碼器數(shù)據(jù)讀取實(shí)現(xiàn)方案。采用該方案,可將使用BiSS協(xié)議編碼器的伺服系統(tǒng)控制電路常用的DSP+FPGA雙控制器架構(gòu)方式簡(jiǎn)化為XMC4500單控制器方式,在一定程度上降低了硬件成本和開發(fā)難度。用該方案采集BiSS協(xié)議編碼器數(shù)據(jù)的實(shí)物平臺(tái),使用LabVIEW顯示對(duì)讀取的數(shù)據(jù),并與電機(jī)自帶增量編碼器值進(jìn)行對(duì)比,同時(shí)記錄BiSS協(xié)議編碼器實(shí)際數(shù)據(jù)波形圖,結(jié)果表明,該方案具有較高的采樣速率和較好
          • 關(guān)鍵字: 202106  BiSS  XMC4500  DSP  FPGA  LabVIEW  

          5G NR小區(qū)搜索算法的研究及FPGA實(shí)現(xiàn)

          • 隨著移動(dòng)通信的高速發(fā)展,5G NR通信已經(jīng)進(jìn)入我們的日常生活,5G系統(tǒng)對(duì)信息傳輸制訂了全新標(biāo)準(zhǔn),基于5G NR的小區(qū)搜索相對(duì)于長(zhǎng)期演進(jìn)(LTE)而言,對(duì)同步信號(hào)進(jìn)行了重新定義。文章詳細(xì)分析了5G NR系統(tǒng)的主輔同步信號(hào)(PSS&SSS),對(duì)其新增內(nèi)容進(jìn)行了研究,提出了適用于5G NR系統(tǒng)的小區(qū)搜索算法,使用MATLAB軟件對(duì)該算法的性能進(jìn)行了仿真分析,最后在FPGA上實(shí)現(xiàn)開發(fā)應(yīng)用。
          • 關(guān)鍵字: 5G NR  FPGA  小區(qū)搜索  PSS  SSS  202105  

          賽靈思:以更高AI效能功耗比 支持邊緣運(yùn)算自主

          • 邊緣運(yùn)算主要包含以下四個(gè)部分,低時(shí)延、AI算力、低功耗以及安全和保密,這四者是邊緣自主非常重要的組成部分,也是邊緣區(qū)別于工業(yè)和IoT的一個(gè)主要特點(diǎn),也就是用運(yùn)算資源來支持邊緣的自主,使它能夠獨(dú)立于云端。 賽靈思Versal AI Edge系列資深產(chǎn)品線經(jīng)理 Rehan Tahir賽靈思Versal AI Edge系列高級(jí)產(chǎn)品線經(jīng)理Rehan Tahir指出,當(dāng)賽靈思在2018年引入Versal ACAP的時(shí)候,首先推出的是Versal Core和Prime系列,用于云端和網(wǎng)絡(luò),然后推出了Vers
          • 關(guān)鍵字: 賽靈思  FPGA  ADAS  

          5G毫米波基帶數(shù)據(jù)傳輸?shù)难芯颗c實(shí)現(xiàn)

          • 隨著通信技術(shù)的快速發(fā)展,5G已經(jīng)正式商用,5G的6G以下波段對(duì)傳輸有很高的要求,在6G以上的毫米波段要求的信號(hào)帶寬更大,數(shù)據(jù)傳輸速率更高,高速大帶寬信號(hào)要求基帶信號(hào)處理的速度將大大增加,對(duì)極高速數(shù)據(jù)流的實(shí)時(shí)處理和解析使測(cè)試變得更加困難,本文主要是研究與設(shè)計(jì)毫米波基帶數(shù)據(jù)的傳輸與實(shí)現(xiàn):前端DA的研究與設(shè)計(jì)、傳輸鏈路的FPGA實(shí)現(xiàn)以及毫米波數(shù)據(jù)的DSP接收處理過程,最后把實(shí)現(xiàn)流程成功應(yīng)用到5G測(cè)試儀表之中,驗(yàn)證了設(shè)計(jì)的正確性。
          • 關(guān)鍵字: 202104  毫米波  FPGA  基帶數(shù)據(jù)  DSP  

          基于FPGA的數(shù)字和模擬信號(hào)合成的彩色液晶顯示器

          • 本文介紹了一款智能型高速模擬與數(shù)字信號(hào)合成的液晶顯示器。該顯示器采用雙FPGA作為主控芯片,利用視頻解碼芯片ADV7180將模擬信號(hào)解析為可供液晶屏顯示的RGB信號(hào)。
          • 關(guān)鍵字: 202104  FPGA  ADV7180  模擬與數(shù)字信號(hào)  

          賽靈思CEO:為FPGA提供一個(gè)更廣闊的施展舞臺(tái)

          • 作為第四任賽靈思的CEO,上任三年多的Victor Peng在交易后首次面對(duì)中國(guó)的媒體時(shí),除了總結(jié)自己上任三年來的成績(jī)之外,更是重點(diǎn)的回應(yīng)了對(duì)合并后企業(yè)的愿景
          • 關(guān)鍵字: 賽靈思  FPGA  AMD  

          簡(jiǎn)述Xilinx FPGA管腳物理約束解析

          • 引言:本文我們簡(jiǎn)單介紹下Xilinx?FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。管腳位置約束: set_property PAKAGE_PIN “管腳編號(hào)” [get_ports “端口名稱”]管腳電平約束: set_property?IOSTANDARD “電壓” [get_ports “端口名稱”]舉例:set_property IOSTANDARD LVCMOS33 [get_ports sys_clk]set_property IOSTANDARD LVCMOS33
          • 關(guān)鍵字: xilinx  fpga  

          基于數(shù)字集成電路的智能監(jiān)控與識(shí)別追蹤系統(tǒng)*

          • 本設(shè)計(jì)基于FPGA硬件平臺(tái)實(shí)現(xiàn)了對(duì)一個(gè)區(qū)域場(chǎng)景的入侵檢測(cè)與追蹤識(shí)別,對(duì)檢測(cè)到的運(yùn)動(dòng)物體作出人與動(dòng)物的區(qū)分,能夠通過無線方式發(fā)送警報(bào),且系統(tǒng)檢測(cè)具有較高的魯棒性。本系統(tǒng)以FPGA為核心單元,主要由五個(gè)模塊構(gòu)成:OV5640攝像頭模塊,DDR3數(shù)據(jù)儲(chǔ)存模塊、圖像數(shù)據(jù)處理模塊、蜂鳥E203 RISC-V SoC片上系統(tǒng)。系統(tǒng)整合與調(diào)試結(jié)果顯示,本設(shè)計(jì)在FPGA上采用了合適的算法搭建系統(tǒng),能對(duì)視頻圖像中的運(yùn)動(dòng)目標(biāo)進(jìn)行實(shí)時(shí)、準(zhǔn)確的識(shí)別與追蹤。
          • 關(guān)鍵字: Robei  FPGA  動(dòng)態(tài)目標(biāo)追蹤  實(shí)時(shí)圖像處理  背景差分法  202103  

          小尺寸高分辨率的微顯示系統(tǒng)設(shè)計(jì)及FPGA實(shí)現(xiàn)

          • 尺寸與性能是微顯示系統(tǒng)的重要衡量指標(biāo),為了實(shí)現(xiàn)微顯示系統(tǒng)的小尺寸與高性能,通過對(duì)視頻圖像數(shù)據(jù)的實(shí)時(shí)處理計(jì)算,實(shí)現(xiàn)圖像的動(dòng)態(tài)子像素融合,在FPGA上實(shí)現(xiàn)了電路,配合顯示芯片完成視頻圖像顯示。點(diǎn)屏的對(duì)比效果顯示,在節(jié)省了FPGA中74%存儲(chǔ)資源的同時(shí)提高了顯示芯片接近四倍的顯示分辨率,等效到顯示系統(tǒng)中能減少80%的芯片面積。這種微顯示系統(tǒng)同時(shí)解決了微型化與高分辨率的技術(shù)難關(guān),非常適合應(yīng)用于微顯示相關(guān)領(lǐng)域。
          • 關(guān)鍵字: 微顯示系統(tǒng)  微顯示芯片  分辨率  子像素融合  FPGA  202103  

          Xilinx推出軟件定義、硬件加速型Alveo SmartNIC,掀起現(xiàn)代數(shù)據(jù)中心革命

          • 2021年2月24日,中國(guó)北京——為滿足現(xiàn)代數(shù)據(jù)中心發(fā)展需求,賽靈思公司今日宣布推出一系列全新數(shù)據(jù)中心產(chǎn)品及解決方案,包括全新Alveo SmartNIC系列、smart world(智能世界)AI視頻分析應(yīng)用、一款能夠?qū)崿F(xiàn)亞微秒級(jí)交易的加速算法交易參考設(shè)計(jì),以及Xilinx App Store(應(yīng)用商店)。
          • 關(guān)鍵字: Xilinx  數(shù)據(jù)中心  

          CXL、CCIX 和 SmartNIC 下的 PCIe 5 將如何影響解決方案加速

          • 與普通的 NIC 不同,SmartNIC 將會(huì)對(duì) PCIe 總線提出更高的要求。CXL 和 CCIX 等第五代 PCIe 和協(xié)議在此背景下應(yīng)運(yùn)而生。不久之后,我們將能共享一致性存儲(chǔ)器、高速緩存,并建立多主機(jī)點(diǎn)對(duì)點(diǎn)連接。 正文:過去三十年間,基于服務(wù)器的計(jì)算歷經(jīng)多次飛躍式發(fā)展。上世紀(jì) 90 年代,業(yè)界從單插槽獨(dú)立服務(wù)器發(fā)展到服務(wù)器集群。緊接著在千禧年,產(chǎn)業(yè)首次看到雙插槽服務(wù)器,再后來,多核處理器也問世了。進(jìn)入下一個(gè)十年,GPU 的用途遠(yuǎn)遠(yuǎn)超出了處理圖形的范疇,我們見證了基于FPGA的加速器卡的興起
          • 關(guān)鍵字: PCIe 5  FPGA  賽靈思  
          共6755條 19/451 |‹ « 17 18 19 20 21 22 23 24 25 26 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();