<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          FPGA可編程輸入輸出單元(IOB)

          • 可編程輸入/輸出單元簡稱I/O單元,是芯片與外界電路的接口部分,完成不同電氣特性下對輸入/輸出信號的驅(qū)動與匹配要求,其示意結(jié)構(gòu)如圖1-2所示。FPGA內(nèi)的I/O按組分類,每組都能夠獨立地支持不同的I/O標(biāo)準(zhǔn)。通過軟件的
          • 關(guān)鍵字: FPGA  IOB  可編程  輸入輸出    

          目前FPGA的應(yīng)用主要是三個方向

          • 第一個方向,也是傳統(tǒng)方向主要用于通信設(shè)備的高速接口電路設(shè)計,這一方向主要是用FPGA處理高速接口的協(xié)議,并完成高速的數(shù)據(jù)收發(fā)和交換。這類應(yīng)用通常要求采用具備高速收發(fā)接口的FPGA,同時要求設(shè)計者懂得高速接口電
          • 關(guān)鍵字: FPGA  方向    

          使用FPGA實現(xiàn)低成本汽車多總線橋接

          • 引言汽車中的電子系統(tǒng)持續(xù)快速增長,因此對比一下汽車電子發(fā)展和消費類電子便攜式產(chǎn)品的發(fā)展將會大有啟發(fā)。如...
          • 關(guān)鍵字: FPGA  低成本  多總線橋接  

          深層解析FPGA

          • 概覽高端設(shè)計工具很少有甚至是沒有硬件設(shè)計技術(shù)的工程師和科學(xué)家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設(shè)計程序,ANSI C語言還是VHDL語言,如此復(fù)雜的合成工藝會不禁讓人去想FPGA真實的運作情況。在這個芯
          • 關(guān)鍵字: FPGA    

          Altera為功能安全包縮短設(shè)計時間 降低認(rèn)證風(fēng)險

          • Altera公司 (Nasdaq: ALTR)日前宣布,為汽車、工業(yè)、醫(yī)療和國防應(yīng)用提供更新后的功能安全包。Altera的2012功能安全包支持更多的器件,并且增強了軟件支持,客戶采用Cyclone? IV FPGA開發(fā)安全關(guān)鍵設(shè)計時,降低了認(rèn)證風(fēng)險,并且符合最新的安全規(guī)范。更新后的功能安全包加速客戶的認(rèn)證過程,支持開發(fā)人員大幅度縮短其開發(fā)時間。
          • 關(guān)鍵字: Altera  FPGA  

          萊迪思將參展中國安博會展出安防和監(jiān)控解決方案

          • 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)日前宣布將參展于12月3日至6日在中國北京舉辦的中國國際社會公共安全產(chǎn)品博覽會(China Security Expo),屆時將展出幾款新的基于FPGA的攝像機設(shè)計。即將展出的這幾款攝像機解決方案是與萊迪思合作伙伴組織共同開發(fā)。萊迪思的展臺位于展館E1的Y13-14。
          • 關(guān)鍵字: 萊迪思  FPGA  傳感器  

          Altera宣布業(yè)界首款支持FPGA的OpenCL工具

          • Altera公司(Nasdaq: ALTR) 日前宣布,提供FPGA業(yè)界的第一款用于OpenCL? 的軟件開發(fā)套件(SDK) (開放計算語言) 的軟件開發(fā)套件,它結(jié)合了FPGA強大的并行體系結(jié)構(gòu)以及OpenCL并行編程模型。利用這一SDK,熟悉C語言的系統(tǒng)開發(fā)人員和編程人員能夠迅速方便的在高級語言環(huán)境中開發(fā)高性能、高功效、基于FPGA的應(yīng)用。
          • 關(guān)鍵字: Altera  FPGA  OpenCL  

          UHF RFID讀寫器編解碼模塊的FPGA實現(xiàn)

          • 本文首先對EPC C1G2協(xié)議中的相關(guān)內(nèi)容作了簡要介紹,對編解碼系統(tǒng)的架構(gòu)以及各個組成模塊的FPGA實現(xiàn)作了重點說明,最后給出了Modelsim軟件仿真結(jié)果,以及在讀寫器工作時使用Signaltap邏輯分析儀抓取的數(shù)據(jù)。
          • 關(guān)鍵字: FPGA  UHF RFID  EPC C1G2協(xié)議  編解碼  FM0  miller碼  

          解決SoC FPGA設(shè)計難題

          • 主要FPGA供應(yīng)商已經(jīng)開始銷售集成了硬核處理器內(nèi)核的低成本FPGA器件,SoC類FPGA器件最終會成為主流。為能夠充分發(fā)揮所有重要FPGA的靈活性,這些器件提供了FPGA設(shè)計人員和軟件工程師還不熟悉的新特性。設(shè)計人員需要考慮
          • 關(guān)鍵字: FPGA  SoC    

          基于FPGA的一種高速圖形幀存設(shè)計

          • 幀存是圖形處理器與顯示設(shè)備之間的數(shù)據(jù)通道,所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中,然后才送出去顯示的,因此幀存的設(shè)計是圖形顯示系統(tǒng)設(shè)計的一個關(guān)鍵。傳統(tǒng)上,可以用來設(shè)計幀存的存儲器件有多種,如DRAM、VR
          • 關(guān)鍵字: FPGA      

          FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機勵磁控制系統(tǒng)

          • FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機勵磁控制系統(tǒng) 1系統(tǒng)簡介3/3相雙繞組感應(yīng)發(fā)電機帶有兩個繞組:勵磁補償繞組和功率繞組,如圖1所示。勵磁補償繞組上接一個電力電子變換裝置,用來提供感應(yīng)發(fā)電機需要的無功功率,使功率繞
          • 關(guān)鍵字: FPGA  雙繞組  感應(yīng)發(fā)電機  勵磁控制    

          基于FPGA的幀同步提取方法的研究

          • 在可靠的通信系統(tǒng)中,要保證接收端能正確解調(diào)出信息,必須要有一個同步系統(tǒng),以實現(xiàn)發(fā)送端和接收端的同步,因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個簡單的接收系統(tǒng)框圖如圖1所示。 本文介紹一種基于現(xiàn)場可編程門
          • 關(guān)鍵字: FPGA  幀同步  法的研究    

          免費的 I/O:改進 FPGA 時鐘分配控制(圖)

          •   同步數(shù)字系統(tǒng)中的時鐘信號(如遠(yuǎn)程通信中使用的)為系統(tǒng)中的數(shù)據(jù)傳送定義了時間基準(zhǔn)。一個時鐘分配網(wǎng)絡(luò)由多個時鐘信號組成,由一個點將所有信號分配給需要時鐘信號的所有組件。因為時鐘信號執(zhí)行關(guān)鍵的系統(tǒng)功能,很顯然應(yīng)給予更多的關(guān)注,不僅在時鐘的特性(即偏移和抖動)方面,還有那些組成時鐘分配網(wǎng)絡(luò)的組件。   FPGA開發(fā)團隊不斷面臨過于繁瑣、復(fù)雜的時鐘網(wǎng)絡(luò)的挑戰(zhàn)。各種因素,包括不斷增加的I/O需求、降低成本的要求和減少印刷電路板設(shè)計更改的需要,迫使設(shè)計人員重新審視時鐘網(wǎng)絡(luò)。本文將探討FPGA時鐘分配控制方面的挑戰(zhàn)
          • 關(guān)鍵字: FPGA  時鐘  

          基于FPGA的時鐘頻率同步設(shè)計與應(yīng)用

          •   網(wǎng)絡(luò)化運動控制是未來運動控制的發(fā)展趨勢,隨著高速加工技術(shù)的發(fā)展,對網(wǎng)絡(luò)節(jié)點間的時間同步精度提出了更高的要求。如造紙機械,運行速度為1 500~1 800m/min,同步運行的電機之間1μs的時間同步誤差將造成30 μm的運動誤差。高速加工中心中加工速度為120 m/min時,伺服電機之間1μs的時間同步誤差,將造成2 μm的加工誤差,影響了加工精度的提高。   分布式網(wǎng)絡(luò)中節(jié)點的時鐘通常是采用晶振+計數(shù)器的方式來實現(xiàn),由于晶振本身的精度以及穩(wěn)定性問題,造成了時間運行的誤差。時
          • 關(guān)鍵字: FPGA  時鐘頻率  

          第二代串行 RapidIO 和低成本、低功耗的 FPGA(圖)

          •   隨著諸如無線、有線和醫(yī)療/圖像處理應(yīng)用的帶寬需求不斷提高,設(shè)計師們必須依賴必要的工具集來獲得其所需的實時信號處理功能。在無線領(lǐng)域,例如現(xiàn)有的3G 網(wǎng)絡(luò)覆蓋,如HSPA+和EV-DO(即3G+)以及現(xiàn)在新興的4G部署,主要的關(guān)注焦點在于數(shù)據(jù)吞吐量和回傳的要求。它們要能夠支持迅速增長的用戶群,以及使用這些技術(shù)實現(xiàn)的無數(shù)視頻和數(shù)據(jù)應(yīng)用。因此就需要高速處理能力,以及同樣重要的高度可靠、高吞吐量和低延遲的接口協(xié)議,來支持這些應(yīng)用中所必需的各種DSP(DSP farm)、協(xié)同處理和橋接應(yīng)用的需要。并且與大多數(shù)系統(tǒng)
          • 關(guān)鍵字: FPGA  RapidIO  
          共6773條 212/452 |‹ « 210 211 212 213 214 215 216 217 218 219 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();