<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

          • 紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn),現(xiàn)場(chǎng)可編程門陣列(FPGA)是在專用ASIC的基礎(chǔ)上發(fā)展出來(lái)的,它克服了專用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比,其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性,即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置,對(duì)電路的修改和
          • 關(guān)鍵字: DSP  FPGA  實(shí)現(xiàn)  系統(tǒng)  跟蹤  目標(biāo)  識(shí)別  紅外  

          FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

          • FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引 言  正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing,OFDM)技術(shù)是一種多載波調(diào)制技術(shù),它將寬帶信道分解為相互正交的一組窄帶子信道,利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸,因此其頻譜利用率高、抗多徑衰
          • 關(guān)鍵字: 系統(tǒng)  定時(shí)  同步  通信  水聲  實(shí)現(xiàn)  OFDM  FPGA  

          S2C為Xilinx原型驗(yàn)證系統(tǒng)提供突破性驗(yàn)證模塊技術(shù)

          • S2C 日前宣布其Verification Module技術(shù)(專利申請(qǐng)中)已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6 TAI Verification Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境,同時(shí)查看4個(gè)FPGA。另外,V6 TAI Verification Module還可以用于1.3M~4.7M ASIC門的原型設(shè)計(jì)。V6 TAI Verification Module具有PCIe G
          • 關(guān)鍵字: S2C  Xilinx  FPGA  

          一款用DSP+FPGA實(shí)現(xiàn)的數(shù)字相關(guān)器

          • 引 言數(shù)字相關(guān)器作為軟件無(wú)線電的典型應(yīng)用,在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中,采用模擬器件(如:聲表面波器) 來(lái)實(shí)現(xiàn)解擴(kuò)單元,而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性,因此,對(duì)數(shù)字相關(guān)器
          • 關(guān)鍵字: 相關(guān)  數(shù)字  實(shí)現(xiàn)  FPGA  DSP  

          基于FPGA的混合信號(hào)驗(yàn)證流程

          • 基于FPGA的混合信號(hào)驗(yàn)證流程,隨著SoC設(shè)計(jì)上的混合信號(hào)組件數(shù)量增加了,基本的功能驗(yàn)證對(duì)于硅初期能否成功也愈來(lái)愈重要。FPGA在系統(tǒng)整合難題上加入了一個(gè)新特點(diǎn)。在核心上,此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
          • 關(guān)鍵字: 驗(yàn)證  流程  信號(hào)  混合  FPGA  基于  

          基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

          • 基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn),星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場(chǎng)的輻射和重粒子的沖擊,從而導(dǎo)致器件運(yùn)行出錯(cuò),特別是存儲(chǔ)器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤,需要具有檢糾錯(cuò)功能的電路模塊對(duì)其進(jìn)行糾正,以免造成嚴(yán)重的后果?;跐h明碼的糾錯(cuò)
          • 關(guān)鍵字: 算法  實(shí)現(xiàn)  邏輯  糾錯(cuò)  FPGA  基于  

          音頻編解碼芯片接口的FPGA應(yīng)用

          • 音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計(jì),包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等,使得控制器只通過(guò)寄存器就可以方便地對(duì)其進(jìn)行操作。整個(gè)設(shè)計(jì)以VHDL和Verilog HDL語(yǔ)言在Max+Plus Ⅱ里實(shí)現(xiàn),并進(jìn)行了驗(yàn)
          • 關(guān)鍵字: FPGA  應(yīng)用  接口  芯片  解碼  音頻  

          Altera演示第一款基于模型的FPGA浮點(diǎn)DSP工具

          •   Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程,這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具,支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計(jì)技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗(yàn)證了能夠在Altera 的Stratix 和Arria FPGA系列中簡(jiǎn)單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計(jì)。   
          • 關(guān)鍵字: Altera  FPGA  

          應(yīng)用于除顫器的FPGA解決方案

          • 越來(lái)越多的人們認(rèn)識(shí)到當(dāng)心臟病患者的心臟驟停時(shí),快速及時(shí)的救治能夠帶來(lái)很大的好處。這促使更多公共場(chǎng)所和辦...
          • 關(guān)鍵字: FPGA  除顫器  

          一種基于Spartan3E的DDS優(yōu)化設(shè)計(jì)

          基于ARM和FPGA架構(gòu)的三維圖形加速系統(tǒng)

          • 引言隨著圖形處理的巨額運(yùn)算量,CPU變得不堪重負(fù)。此時(shí),需要使用特定的硬件設(shè)備來(lái)為嵌入式CPU承擔(dān)圖形處...
          • 關(guān)鍵字: FPGA  圖形加速  

          為參加2011 Digilent Design Contest的中國(guó)代表團(tuán)壯行

          • ??????? 2011年9月12日,中秋月圓之夜,參加 2011 DDC? 德國(guó)總決賽的中國(guó)代表團(tuán)整裝待發(fā),即將登機(jī)遠(yuǎn)赴德國(guó)慕尼黑參加DDC總決賽,與來(lái)自世界各地的16支隊(duì)伍進(jìn)行角逐。讓我們?yōu)樗麄儔研校☆A(yù)祝他們?nèi)〉煤贸煽?jī)! ??????
          • 關(guān)鍵字: Digilent  FPGA  

          基于FPGA的存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)

          • 摘要:針對(duì)某些特殊的測(cè)試試驗(yàn)要求測(cè)試系統(tǒng)高性能、微體積、低功耗,在存儲(chǔ)測(cè)試?yán)碚摶A(chǔ)上,進(jìn)行了動(dòng)態(tài)存儲(chǔ)測(cè)試系統(tǒng)的FPGA設(shè)計(jì)。介紹了該系統(tǒng)的組成,對(duì)控制模塊進(jìn)行了詳細(xì)設(shè)計(jì)。針對(duì)測(cè)試環(huán)境的多樣性設(shè)計(jì)了采樣策略
          • 關(guān)鍵字: FPGA  存儲(chǔ)測(cè)試  系統(tǒng)    

          基于Flash型FPGA的信號(hào)源卡設(shè)計(jì)

          • 摘要:介紹了一種基于Flash型FPGA的多路模擬重信號(hào)源設(shè)計(jì)方法,該系統(tǒng)以ACTEL公司的A3P125VQ100芯片為核心,實(shí)現(xiàn)了系統(tǒng)的軟硬件結(jié)合。它包括數(shù)模轉(zhuǎn)換單元、電源模塊、多路模擬開關(guān)模塊以及運(yùn)算放大單元等,實(shí)現(xiàn)了電源
          • 關(guān)鍵字: Flash  FPGA  信號(hào)源    

          基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

          • 摘要:為了在提高數(shù)據(jù)采集卡的速度的同時(shí)降低成本,設(shè)計(jì)了一種應(yīng)用流水線存儲(chǔ)技術(shù)的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)應(yīng)用軟件與硬件相結(jié)合的方式來(lái)控制實(shí)現(xiàn),通過(guò)MAX1308模數(shù)轉(zhuǎn)換器完成ADC的轉(zhuǎn)化過(guò)程,采用多片Nandflash流水線
          • 關(guān)鍵字: FPGA  高速數(shù)據(jù)  采集  系統(tǒng)設(shè)計(jì)    
          共6774條 275/452 |‹ « 273 274 275 276 277 278 279 280 281 282 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();