<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> xilinx fpga

          基于FPGA的SPI總線接口的實現(xiàn)

          • 在現(xiàn)代EDA外圍電子器件的接口中存在多種標(biāo)準(zhǔn),已知的一些接口協(xié)議存在速度慢、協(xié)議復(fù)雜等問題。SPI總線是能夠克服上述缺點的一種外圍串行總線,其能很好地滿足要求。通過使用Lattice公司的FPGA芯片以及工程開發(fā)軟件,特別是在線邏輯分析儀這一先進(jìn)的EDA工具,實現(xiàn)了基于FPGA的SPI接口的連接。將FPGA編程的靈活性和SPI總線的易用性結(jié)合,實現(xiàn)了FLASH的存取功能。同時也為同類型接口的芯片應(yīng)用提供了一個原型,為進(jìn)一步的工程設(shè)計提供了支持。
          • 關(guān)鍵字: FPGA  SPI  總線接口    

          愛特公司發(fā)布SmartFusion FPGA馬達(dá)控制參考設(shè)計

          •   愛特公司(Actel Corporation)宣布提供面向馬達(dá)控制應(yīng)用的SmartFusion™智能混合信號FPGA參考設(shè)計。這些靠單一SmartFusion器件中實現(xiàn)的參考設(shè)計詮釋了使用多種反饋方法的磁場定向控制(FOC),用于永磁同步馬達(dá)(permanent magnet synchronous motors, PMSM)。SmartFusion器件集成了一個FPGA、一個硬核ARM® Cortex™-M3微控制器和可編程模擬模塊,具有適合馬達(dá)控制應(yīng)用的獨特性能,可
          • 關(guān)鍵字: 愛特   FPGA  馬達(dá)控制  

          FPGA 28納米激戰(zhàn) 臺積電可望受惠

          •   可程序邏輯閘陣列芯片(FPGA)雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品,不僅使FPGA市場戰(zhàn)火升溫,也讓晶圓代工市場激烈角逐,在Xilinx首度與臺積電攜手合作后,Altera在28納米產(chǎn)品的布局上亦相當(dāng)積極,近期亦展示在28納米 FPGA平臺上的25-Gbps收發(fā)器,F(xiàn)PGA雙雄的激烈競賽,預(yù)料臺積電將成為最大受惠者。   Altera指出,在28納米FPGA中展示25-Gbps收發(fā)器,是收發(fā)器產(chǎn)品的里程碑,該芯片是Altera用于在28納米FPGA上,成
          • 關(guān)鍵字: 臺積電  FPGA  28納米  

          基于FPGA的兩種DDS實現(xiàn)

          • 闡述了兩種DDS的原理,頻率合成方式(DDFS)和直讀方式(DDWS),給出了FPGA實現(xiàn)方式,分析了DDS的幾個關(guān)鍵的技術(shù)指標(biāo),并通過Matlab仿真。頻率合成方式是比較常用的DDS產(chǎn)生方式,對它做了詳細(xì)的原理性介紹和實現(xiàn)說明,重點通過仿真詳細(xì)對比了兩種實現(xiàn)方式在性能指標(biāo)上的優(yōu)劣,為后人的選擇提供技術(shù)參考。
          • 關(guān)鍵字: FPGA  DDS    

          基于FPGA的太陽跟蹤器的設(shè)計及實現(xiàn)

          • 在簡要介紹地日運行規(guī)律的基礎(chǔ)上,確定了視日運動跟蹤法的計算模型及跟蹤裝置的機械結(jié)構(gòu)。采用FPGA芯片XC3S1500為處理器,以步進(jìn)電機為執(zhí)行機構(gòu),采用Verilog語言設(shè)計實現(xiàn)了高度角一方位角太陽跟蹤系統(tǒng)。根據(jù)系統(tǒng)的要求建立了計時模塊、太陽高度角方位角計算模塊、日出日落時間計算模塊和步進(jìn)電機脈沖控制模塊。通過實驗測試該系統(tǒng)能夠達(dá)到預(yù)期的性能指標(biāo),對提高太陽能的利用率具有重要的現(xiàn)實意義。
          • 關(guān)鍵字: FPGA  跟蹤器    

          基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

          • 基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng),本系統(tǒng)立足于利用Intemet實現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實現(xiàn)上,采用了基于SOPC技術(shù)的嵌入式解決方案,通過在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識產(chǎn)權(quán)核),然后再配備相應(yīng)的網(wǎng)絡(luò)接口,實現(xiàn)利用互聯(lián)
          • 關(guān)鍵字: 系統(tǒng)  監(jiān)控系統(tǒng)  遠(yuǎn)程  嵌入式  基于  FPGA  

          基于FPGA的SoC和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)

          • 本系統(tǒng)立足于利用Intemet實現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實現(xiàn)上,采用了基于SOPC技術(shù)的嵌入式解決方案,通過...
          • 關(guān)鍵字: 遠(yuǎn)程監(jiān)控  SoC  嵌入式  FPGA  

          基于FPGA和頻率合成器的GPS信號源的設(shè)計

          • 頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件,采用相位負(fù)反饋頻率控制技術(shù),具有良好的窄帶載波跟蹤性能和...
          • 關(guān)鍵字: ADF4360-4  FPGA  頻率合成器  GPS信號源  

          一種基于FPGA和單片機的掃頻儀研究與設(shè)計

          • 一個網(wǎng)絡(luò)的頻率特性包括幅頻特性和相頻特性,在系統(tǒng)設(shè)計時,各個網(wǎng)絡(luò)的頻率特性對該系統(tǒng)的穩(wěn)定性、工作頻帶...
          • 關(guān)鍵字: 掃頻儀  FPGA  單片機  掃頻信號  

          基于65nm FPGA的多模無線基站的高端應(yīng)用

          • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
          • 關(guān)鍵字: 65nm  TD-SCDMA  FPGA  多模無線基站  

          基于FPGA芯片和頻率合成器ADF4360-4的GPS信號源的設(shè)計方案

          • 基于FPGA芯片和頻率合成器ADF4360-4的GPS信號源的設(shè)計方案, 頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件,采用相位負(fù)反饋頻率控制技術(shù),具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能,為系統(tǒng)上、下變頻提供本振信號,對相位噪聲和雜散具有很好的抑制作用,通過鎖相頻率合
          • 關(guān)鍵字: GPS  信號源  設(shè)計  方案  ADF4360-4  合成器  FPGA  芯片  頻率  

          FPGA/EPLD的自上而下設(shè)計方法

          • FPGA/EPLD的自上而下設(shè)計方法,FPGA/EPLD的自上而下(Top-Down)設(shè)計方法:  傳統(tǒng)的設(shè)計手段是采用原理圖輸入的方式進(jìn)行的,如圖1所示。通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫,在電路原理圖中繪制所設(shè)計的系統(tǒng),然后通過網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
          • 關(guān)鍵字: 方法  設(shè)計  自上而下  FPGA/EPLD  

          基于FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計

          • 基于FPGA與SRAM的大容量數(shù)據(jù)存儲的設(shè)計, 1 前言 針對FPGA中內(nèi)部BlockRAM有限的缺點,提出了將FPGA與外部SRAM相結(jié)合來改進(jìn)設(shè)計的方法,并給出了部分VHDL程序。  2 硬件設(shè)計  這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61
          • 關(guān)鍵字: 存儲  設(shè)計  數(shù)據(jù)  大容量  FPGA  SRAM  基于  

          基于上位機與FPGA開發(fā)板的光纖通道接口適配器

          • 基于上位機與FPGA開發(fā)板的光纖通道接口適配器,  隨著存儲技術(shù)的迅速發(fā)展,存儲容量得到了迅速的增長,存儲系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢,然而,在光纖傳輸要受到光纖通道接口的限制,因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊?/li>
          • 關(guān)鍵字: 通道  接口  適配器  光纖  開發(fā)  上位  FPGA  基于  

          Altera展示25-Gbps收發(fā)器,樹立滿足業(yè)界帶寬需求關(guān)鍵里程碑

          •   Altera公司(NASDAQ: ALTR)今天宣布,公司率先在可編程邏輯中成功演示25-Gbps收發(fā)器性能,在收發(fā)器技術(shù)上樹立了關(guān)鍵里程碑。Altera在28-nm收發(fā)器測試芯片上實現(xiàn)了這一具有里程碑意義的技術(shù),該芯片是Altera用于在28-nm FPGA上成功實現(xiàn)28-Gbps收發(fā)器的原型開發(fā)平臺。實現(xiàn)25-Gbps里程碑,使目前已有FPGA解決方案的性能提高兩倍多,并在功能上優(yōu)于競爭ASSP產(chǎn)品。您可以在Altera網(wǎng)站上觀看28-nm收發(fā)器測試芯片的視頻演示。   Altera 28-nm
          • 關(guān)鍵字: Altera  收發(fā)器   FPGA  
          共6776條 319/452 |‹ « 317 318 319 320 321 322 323 324 325 326 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          ×

          新栏目《E点冷知识》
          1、存储器的演变
          2、一分钟带你了解各类存储器的特点!

          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();