<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          借助物理綜合提高FPGA設(shè)計(jì)效能

          • 借助物理綜合提高FPGA設(shè)計(jì)效能,隨著FPGA密度的增加,系統(tǒng)設(shè)計(jì)人員能夠開(kāi)發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì),從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求――需要在無(wú)線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能,或者通過(guò)把兩種芯片功能合
          • 關(guān)鍵字: 設(shè)計(jì)  效能  FPGA  提高  物理  綜合  借助  

          雷達(dá)視頻積累算法在FPGA上的實(shí)現(xiàn)


          • 1 引 言由于雷達(dá)所處的環(huán)境的復(fù)雜性,除了地物、云雨、鳥群等干擾外,還可能來(lái)自臨近的雷達(dá)異步干擾、電臺(tái)干擾等。所有的干擾,經(jīng)過(guò)接收機(jī)進(jìn)入信號(hào)處理機(jī),雖然經(jīng)過(guò)了中頻信號(hào)的處理,但還可能有殘余。因
          • 關(guān)鍵字: FPGA  雷達(dá)視頻  積累  算法    

          FPGA在智能壓力傳感器系統(tǒng)中的應(yīng)用設(shè)計(jì)

          • 0引言傳統(tǒng)氣體壓力測(cè)量?jī)x器的傳感器部分與數(shù)據(jù)采集系統(tǒng)是分離的,抗干擾的能力較差,并且通常被測(cè)對(duì)...
          • 關(guān)鍵字: FPGA  智能壓力傳感器系統(tǒng)  

          基于FPGA的智能溫度采集控制器

          • 摘要:溫度的監(jiān)測(cè)與控制,對(duì)于工業(yè)生產(chǎn)的發(fā)展有著非常重要的意義。分析并設(shè)計(jì)了基于數(shù)字化一線總線技術(shù)的智能溫度測(cè)控系統(tǒng)。本系統(tǒng)采用FPGA實(shí)現(xiàn)一個(gè)溫度采集控制器,用于傳感器和上位機(jī)的連接,并采用微軟公司的Visu
          • 關(guān)鍵字: 一線總線  異步通訊  FPGA  MSCOMM  

          采用FPGA和DSP直接控制硬盤實(shí)現(xiàn)存儲(chǔ)控制的方法

          • 摘 要 介紹了采用FPGA和DSP直接控制硬盤進(jìn)行數(shù)據(jù)存儲(chǔ)的方法,并采用一片F(xiàn)IFO作為數(shù)據(jù)緩存,能夠滿足80Khz數(shù)據(jù)采樣率系統(tǒng)的存盤要求。 關(guān)鍵詞 FPGA;DSP;硬盤;數(shù)據(jù)存儲(chǔ) 1 引言 數(shù)據(jù)存儲(chǔ)是數(shù)據(jù)采集過(guò)程中
          • 關(guān)鍵字: FPGA  DSP  直接控制  硬盤    

          賽靈思傾力打造差異化消費(fèi)電子產(chǎn)品

          •   市場(chǎng)前景   賽靈思過(guò)去10多年以來(lái)一直致力于為大批量消費(fèi)產(chǎn)品市場(chǎng)提供可編程邏輯器件 (PLD)。消費(fèi)電子不僅是目前公司最大批量市場(chǎng),同時(shí)消費(fèi)電子產(chǎn)品為新一代賽靈思 FPGA 和目標(biāo)設(shè)計(jì)平臺(tái)的不斷發(fā)展提供了重大市場(chǎng)機(jī)遇。據(jù) IC Insights 預(yù)測(cè),消費(fèi) IC 市場(chǎng)的銷售規(guī)模到 2012 年將達(dá)到 510 億美元,年均復(fù)合增長(zhǎng)率 (CAGR) 高達(dá) 16%(見(jiàn)圖 1)。   隨著市場(chǎng)對(duì)性能更出色、外形更小巧、更綠色環(huán)保產(chǎn)品的需求日益增長(zhǎng),眾多消費(fèi)電子產(chǎn)品公司面臨著嚴(yán)峻的挑戰(zhàn)。它們需要在競(jìng)爭(zhēng)
          • 關(guān)鍵字: Xilinx  PLD  消費(fèi)電子  

          Xilinx針對(duì)消費(fèi)數(shù)字電視顯示器擴(kuò)展可編程技術(shù)優(yōu)勢(shì)

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. )日前在美國(guó)國(guó)際消費(fèi)電子展 (CES) 上宣布推出首款為開(kāi)發(fā)最先進(jìn)數(shù)字電視 (DTV) 解決方案而優(yōu)化的可編程平臺(tái)。該款賽靈思消費(fèi)DTV目標(biāo)設(shè)計(jì)平臺(tái)基于低成本、低功耗Xilinx® Spartan®-6現(xiàn)場(chǎng)可編程邏輯門陣列(FPGA)系列,可加速各種先進(jìn)視頻算法的開(kāi)發(fā),并支持最新的視頻接口標(biāo)準(zhǔn),包括DisplayPort、V-by-One®HS、HDMI以及LVDS等。   DTV廠商現(xiàn)在可將具備高分辨率的影
          • 關(guān)鍵字: Xilinx  DTV  可編程平臺(tái)  CES  

          利用基于SystemC/TLM的方法學(xué)進(jìn)行IP開(kāi)發(fā)和FPGA建模

          • 隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn),設(shè)計(jì)規(guī)模正變得越來(lái)越大,因而變得非常復(fù)雜,同時(shí)上市時(shí)間也變得更加苛刻。通常RTL已經(jīng)不足以擔(dān)當(dāng)這一新的角色。上述這些因素正驅(qū)使設(shè)計(jì)師開(kāi)發(fā)新的方法學(xué),用于復(fù)雜IP(硬件和軟件)以及復(fù)雜
          • 關(guān)鍵字: SystemC  FPGA  TLM  IP開(kāi)發(fā)    

          基于FPGA的可層疊組合式SoC原型系統(tǒng)設(shè)計(jì)

          • 為解決單片F(xiàn)PGA無(wú)法滿足復(fù)雜SoC原型驗(yàn)證所需邏輯資源的問(wèn)題,設(shè)計(jì)了一種可層疊組合式超大規(guī)模SoC驗(yàn)證系統(tǒng)。該系統(tǒng)采用了模塊化設(shè)計(jì),通過(guò)互補(bǔ)連接器和JTAG控制電路,支持最多5個(gè)原型模塊的層疊組合,最多可提供2 500萬(wàn)門邏輯資源。經(jīng)本系統(tǒng)驗(yàn)證的地面數(shù)字電視多媒體廣播基帶調(diào)制芯片(BHDTMBT1006)已成功流片。
          • 關(guān)鍵字: FPGA  SoC  層疊  組合式    

          對(duì)FPGA中SPI復(fù)用配置的編程方法的研究

          • SPI(SerialPeripheralInteRFace,串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上...
          • 關(guān)鍵字: FPGA  SPI  復(fù)用配置  存儲(chǔ)器  

          用FPGA動(dòng)態(tài)探頭與數(shù)字VSA對(duì)DSP設(shè)計(jì)實(shí)時(shí)分析

          • 用FPGA動(dòng)態(tài)探頭與數(shù)字VSA對(duì)DSP設(shè)計(jì)實(shí)時(shí)分析,  隨著 FPGA 在數(shù)字通信設(shè)計(jì)領(lǐng)域(蜂窩基站、衛(wèi)星通信和雷達(dá))的高性能信號(hào)處理電路中成為可行的選擇,分析和調(diào)試工具必須包括能幫助您在最短時(shí)間內(nèi)得到電路最佳性能的新技術(shù)?! ‰m然現(xiàn)在已經(jīng)有多種連接仿真與射頻
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)時(shí)  分析  DSP  VSA  動(dòng)態(tài)  探頭  數(shù)字  FPGA  

          一種出租車計(jì)價(jià)器的FPGA設(shè)計(jì)方案及應(yīng)用

          • O引言FPGA(FieldProgrammableGateArray,現(xiàn)場(chǎng)可編程門陣列)是一種高密度可編程邏輯器件,它支持...
          • 關(guān)鍵字: FPGA  Max+Plus  出租車計(jì)價(jià)器  

          采用中檔FPGA設(shè)計(jì)面向PCI Express系統(tǒng)的解決方案

          • 本文將探討PCI標(biāo)準(zhǔn)的局限性,以及下一代PCI Express是如何以節(jié)約成本的方式得以實(shí)現(xiàn)的。
          • 關(guān)鍵字: Express  FPGA  PCI  系統(tǒng)    

          FPGA的時(shí)鐘頻率同步原理研究與設(shè)計(jì)實(shí)現(xiàn)

          • 引言網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì),隨著高速加工技術(shù)的發(fā)展,對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度...
          • 關(guān)鍵字: FPGA  時(shí)鐘頻率同步  

          基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)研究

          • 引言PCB光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律,其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓,用譯碼電...
          • 關(guān)鍵字: FPGA  PCB測(cè)試機(jī)  
          共6774條 351/452 |‹ « 349 350 351 352 353 354 355 356 357 358 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類,一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿足各類高端應(yīng)用,如Virtex系列,用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();