<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          一種通用SPI總線接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)

          • 一、引言
            SPI串行通信接口是一種常用的標(biāo)準(zhǔn)接口,由于其使用簡(jiǎn)單方便且節(jié)省系統(tǒng)資源,很多芯片都支持該接口,應(yīng)用相當(dāng)廣泛。SPI接口的擴(kuò)展有硬件和軟件兩種方法, 軟件模擬 SPI接口方法雖然簡(jiǎn)單方便, 但是速度受到限
          • 關(guān)鍵字: FPGA  SPI  總線接口    

          一種高檔FPGA可重構(gòu)配置方法

          • 基于軟件無(wú)線電的某機(jī)載多模式導(dǎo)航接收機(jī)能較好地解決導(dǎo)航體制不兼容對(duì)飛行保障區(qū)域的限制,但由于各體制信號(hào)差異較大,各自實(shí)現(xiàn)其硬件將相當(dāng)龐大,若對(duì)本系統(tǒng)中數(shù)字信號(hào)處理的核心 FPGA芯片使用可重構(gòu)的配置方法,將
          • 關(guān)鍵字: FPGA  可重構(gòu)  配置方法    

          基于FPGA的等位移多點(diǎn)采樣硬幣識(shí)別研究

          • 0 引 言
            硬幣的識(shí)別分為兩個(gè)方面:對(duì)于硬幣幣值的準(zhǔn)確檢測(cè);對(duì)于真幣、偽幣的準(zhǔn)確鑒別。由于硬幣的復(fù)雜性,長(zhǎng)期以來(lái),對(duì)于硬幣的準(zhǔn)確識(shí)別都難以很好的解決。目前,無(wú)論是國(guó)外還是國(guó)內(nèi),通常的解決方法都是基于單
          • 關(guān)鍵字: FPGA  位移  多點(diǎn)  采樣    

          基于FPGA的多路模擬信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)

          用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號(hào)

          • 前言FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是由掩膜可編程門(mén)陣列和PLD(可編程邏輯器件)演變而來(lái)的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門(mén)陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個(gè)
          • 關(guān)鍵字: FPGA  技術(shù)實(shí)現(xiàn)  模擬  雷達(dá)信號(hào)    

          基于FPGA的AES算法芯片設(shè)計(jì)實(shí)現(xiàn)

          • 引言密碼模塊作為安全保密系統(tǒng)的重要組成部分,其核心任務(wù)就是加密數(shù)據(jù)。分組密碼算法AES以其高效率、低開(kāi)銷(xiāo)、實(shí)現(xiàn)簡(jiǎn)單等特點(diǎn)目前被廣泛應(yīng)用于密碼模塊的研制中。密碼模塊一般被設(shè)計(jì)成外接在主機(jī)串口或并口的一個(gè)硬件
          • 關(guān)鍵字: FPGA  AES  算法  設(shè)計(jì)實(shí)現(xiàn)    

          2009年8月20日,Altera與駿龍簽署6個(gè)東南亞國(guó)家分銷(xiāo)協(xié)議

          •   Altera公司今天宣布,與駿龍環(huán)球有限公司簽署了6個(gè)東南亞國(guó)家的分銷(xiāo)協(xié)議。駿龍環(huán)球有限公司現(xiàn)在是Altera在新加坡、馬來(lái)西亞、泰國(guó)、菲律賓、印度尼西亞和越南的授權(quán)代理商。這一擴(kuò)展協(xié)議完善了Altera在亞太地區(qū)現(xiàn)有的分銷(xiāo)網(wǎng)絡(luò)。   Altera公司亞太區(qū)副總裁兼董事總經(jīng)理Erhaan Shaikh表示:“我們看到東南亞地區(qū)有強(qiáng)勁的增長(zhǎng),設(shè)計(jì)工作也越來(lái)越多,相信與駿龍公司簽署擴(kuò)展協(xié)議會(huì)進(jìn)一步增強(qiáng)對(duì)客戶(hù)的服務(wù)和技術(shù)支持。駿龍公司優(yōu)秀的銷(xiāo)售和現(xiàn)場(chǎng)應(yīng)用團(tuán)隊(duì)與Altera在中國(guó)合作了多年,我相
          • 關(guān)鍵字: Altera  FPGA  

          FPGA:65nm器件上量低功耗市場(chǎng)興起

          •   隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用,F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量,具備進(jìn)入更廣泛市場(chǎng)的條件。FPGA從業(yè)者表示,今年FPGA快速增長(zhǎng),而預(yù)計(jì)明年仍將是一個(gè)增長(zhǎng)年。   比拼65nm器件加快45nm研發(fā)   就像兩三年前,可編程邏輯器件領(lǐng)域的兩大廠商在90nm器件上進(jìn)行大比拼一樣,2007年,這兩家企業(yè)Xilinx和Altera又在新一代技術(shù)節(jié)點(diǎn)65nm器件上開(kāi)始了競(jìng)賽。一方面Xilinx宣稱(chēng)他們比競(jìng)爭(zhēng)對(duì)手領(lǐng)先推出了65nm器件,另一方面Altera則在宣布推
          • 關(guān)鍵字: Altera  FPGA  65nm  

          流水線技術(shù)在基于FPGA的DSP運(yùn)算中的應(yīng)用研究

          • 流水線技術(shù)是FPGA設(shè)計(jì)速度優(yōu)化的有效方法之一。通過(guò)不同流水線級(jí)數(shù)和不同位寬的加法器和乘法器綜合數(shù)據(jù)的對(duì)比,說(shuō)明在用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理硬件化運(yùn)算中流水線技術(shù)的有效性和選擇方法。對(duì)流水線應(yīng)用中設(shè)計(jì)方法的選擇、流水線首次延時(shí)和寄存器觸發(fā)時(shí)間、嵌入式存儲(chǔ)器塊的使用、控制流水線和數(shù)據(jù)流水線的劃分等需要注意的關(guān)鍵問(wèn)題進(jìn)行了簡(jiǎn)要分析。
          • 關(guān)鍵字: FPGA  DSP  流水線技術(shù)  運(yùn)算    

          賽靈思兩項(xiàng)產(chǎn)品獲2009 EDN China創(chuàng)新獎(jiǎng)提名

          •   全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc. ) 今天宣布在IDG集團(tuán)下屬權(quán)威電子雜志《電子設(shè)計(jì)技術(shù)》(EDN China)正在舉辦的2009年度創(chuàng)新獎(jiǎng)評(píng)選中,其40nm 高性能Virtex?-6 FPGA 系列與目標(biāo)設(shè)計(jì)平臺(tái)從數(shù)百項(xiàng)報(bào)名產(chǎn)品中脫穎而出,雙雙獲得提名進(jìn)入最后入圍產(chǎn)品。   “賽靈思目標(biāo)設(shè)計(jì)平臺(tái)獲得這一電子業(yè)界著名獎(jiǎng)項(xiàng)的提名,再一次充分證明電子業(yè)界越來(lái)越重視推動(dòng)FPGA進(jìn)入主流系統(tǒng)開(kāi)發(fā)的新方法的需求?!?賽靈思公司產(chǎn)品與解決方案管理
          • 關(guān)鍵字: Xilinx  Virtex  40nm  目標(biāo)設(shè)計(jì)平臺(tái)  

          基于EDA技術(shù)的FPGA設(shè)計(jì)計(jì)算機(jī)應(yīng)用

          • 對(duì)傳統(tǒng)電子系統(tǒng)設(shè)計(jì)方法與現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了比較,引出了基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)電路,提出現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 是近年來(lái)迅速發(fā)展的大規(guī)模可編程專(zhuān)用集成電路(ASIC),在數(shù)字系統(tǒng)設(shè)計(jì)和控制電路
          • 關(guān)鍵字: FPGA  EDA  計(jì)算機(jī)應(yīng)用    

          Altera在中國(guó)成立第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心

          •   Altera公司今天宣布,在北京大學(xué)軟件與微電子學(xué)院無(wú)錫產(chǎn)學(xué)院成立新的聯(lián)合實(shí)驗(yàn)室 (EDA/SOPC)。這是Altera與中國(guó)大學(xué)一起建立的第66家聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心。作為Altera全球大學(xué)計(jì)劃的一部分,該聯(lián)合實(shí)驗(yàn)室配備了最新的Altera? Quartus? II設(shè)計(jì)軟件和40套Altera DE2-70開(kāi)發(fā)套件,以幫助教師指導(dǎo)學(xué)生進(jìn)行實(shí)踐練習(xí)。   學(xué)院將利用聯(lián)合實(shí)驗(yàn)室完成相關(guān)課程的培訓(xùn),包括數(shù)字邏輯電路、HDL語(yǔ)言、計(jì)算機(jī)原理、電視原理以及Altera FPGA開(kāi)發(fā)環(huán)境下的
          • 關(guān)鍵字: Altera  Quartus  數(shù)字邏輯電路  HDL語(yǔ)言  FPGA  

          基于FPGA的多路模擬信號(hào)源設(shè)計(jì)

          • 提出了一種基于FPGA的多路模擬量信號(hào)源設(shè)計(jì)方法。該系統(tǒng)以Altera公司的Cyclone系列EP2C8為核心。它包括多路數(shù)模轉(zhuǎn)換單元、電源隔離、穩(wěn)壓?jiǎn)卧斑\(yùn)算放大單元等,實(shí)現(xiàn)了電源獨(dú)立的不同頻率、不同波形的多路模擬量信號(hào)源。主要模塊采用VHDL實(shí)現(xiàn),通過(guò)合理利用路選通信號(hào)對(duì)各路模擬量信號(hào)進(jìn)行鎖存,實(shí)現(xiàn)了各路數(shù)據(jù)的正確分路,各路模擬量波形輸出,并通過(guò)USB接口上傳數(shù)據(jù)并實(shí)時(shí)顯示,經(jīng)多次測(cè)試表明,該系統(tǒng)穩(wěn)定可靠,每路輸出電壓紋波小于30 mV。
          • 關(guān)鍵字: FPGA  多路  模擬信號(hào)源    

          一種基于FPGA和SC16C554實(shí)現(xiàn)多串口通信的方法

          • 文章提出了一種基于FPGA和通用異步通信芯片SC16C554的多串口數(shù)據(jù)通信的方法,分析了硬件電路設(shè)計(jì)和軟件實(shí)現(xiàn)的關(guān)鍵點(diǎn)。測(cè)試結(jié)果表明該方法能大大減小接收數(shù)據(jù)的響應(yīng)時(shí)間,提高多串口數(shù)據(jù)通信的可靠性。
          • 關(guān)鍵字: 通信  方法  串口  實(shí)現(xiàn)  FPGA  SC16C554  基于  收發(fā)器  

          一種靈活的包含嵌入式存儲(chǔ)器的FPGA結(jié)構(gòu)

          • 一種靈活的包含嵌入式存儲(chǔ)器的FPGA結(jié)構(gòu),1.引言
            傳統(tǒng)上 FPGA只能實(shí)現(xiàn)相對(duì)較小的邏輯電路,隨著工藝技術(shù)的提高, FPGA的容量和性能也不斷提高,如今 FPGA已經(jīng)被用于實(shí)現(xiàn)大的邏輯電路甚至整個(gè)系統(tǒng)。這些大的系統(tǒng)相對(duì)于傳統(tǒng)上一直作為 FPGA市場(chǎng)目標(biāo)的小邏輯分
          • 關(guān)鍵字: FPGA  結(jié)構(gòu)  存儲(chǔ)器  嵌入式  包含  靈活  
          共6774條 367/452 |‹ « 365 366 367 368 369 370 371 372 373 374 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿(mǎn)足各類(lèi)高端應(yīng)用,如Virtex系列,用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();