<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          基于FPGA的全數(shù)字鎖相環(huán)的設(shè)計(jì)

          • 簡(jiǎn)單介紹了全數(shù)字鎖相環(huán)(ADPLL)的結(jié)構(gòu)和工作原理,提出一種在FPGA的基礎(chǔ)上可增大全數(shù)字鎖相環(huán)同步范圍的設(shè)計(jì)方法,并給出了部分verilog HDL設(shè)計(jì)程序的代碼和仿真波形。
          • 關(guān)鍵字: FPGA  全數(shù)字  鎖相環(huán)    

          基于FPGA的RS編碼器的設(shè)計(jì)與實(shí)現(xiàn)

          • RS碼是線性分組碼中一種典型的糾錯(cuò)碼,既能糾正隨機(jī)錯(cuò)誤,也能糾正突發(fā)錯(cuò)誤,在現(xiàn)代通信領(lǐng)域越來(lái)越受到重視。文中介紹基于FPGA使用Verilog―HDL語(yǔ)言的RS(15,9)編碼器的設(shè)計(jì)方法,并在QuartusII 5.O軟件環(huán)境下進(jìn)行了功能仿真,仿真結(jié)果與理論分析相一致,該設(shè)計(jì)方法對(duì)實(shí)現(xiàn)任意長(zhǎng)度的RS編碼有重要參考價(jià)值。
          • 關(guān)鍵字: FPGA  RS編碼器    

          基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

          • 1、引言 視頻圖像采集是視頻信號(hào)處理系統(tǒng)的前端部分,正在向高速、高分辨率、高集成化、高可靠性方向發(fā)展。圖像采集系統(tǒng)在當(dāng)今工業(yè)、軍事、醫(yī)學(xué)各個(gè)領(lǐng)域都有著極其廣泛的應(yīng)用,如使用在遠(yuǎn)程監(jiān)控、安防、遠(yuǎn)程抄
          • 關(guān)鍵字: 設(shè)計(jì)  實(shí)現(xiàn)  系統(tǒng)  采集  FPGA  圖像  基于  

          用內(nèi)部邏輯分析儀調(diào)試FPGA

          • 推動(dòng)FPGA調(diào)試技術(shù)改變的原因  進(jìn)行硬件設(shè)計(jì)的功能調(diào)試時(shí),F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點(diǎn)。CPLD和FPGA早期使用時(shí),如果發(fā)現(xiàn)設(shè)計(jì)不能正常工作,工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號(hào)引到引腳,然
          • 關(guān)鍵字: FPGA  邏輯分析儀  調(diào)試    

          擴(kuò)散爐溫度自動(dòng)控制系統(tǒng)中的FPGA設(shè)計(jì)

          • 擴(kuò)散爐溫度自動(dòng)監(jiān)控系統(tǒng)是對(duì)雙管擴(kuò)散爐溫控部分進(jìn)行改造,以提高爐溫精度,從而提高生產(chǎn)線的成品率,降低系統(tǒng)能耗。通過(guò)對(duì)Actel公司的Fusion系列器件FPGA編程實(shí)現(xiàn)系統(tǒng)的硬件控制。用C語(yǔ)言對(duì)Actel FPGA內(nèi)置的8051軟核編程實(shí)現(xiàn)系統(tǒng)的軟件控制。整個(gè)監(jiān)控系統(tǒng)完成數(shù)據(jù)采集、控制算法和ZigBee無(wú)線傳輸?shù)裙δ?。測(cè)試表明,采用Fusion FPGA設(shè)計(jì).可以同時(shí)完成多路溫度控制,整個(gè)系統(tǒng)的控制精度也有進(jìn)一步的提高。
          • 關(guān)鍵字: FPGA  設(shè)計(jì)  控制系統(tǒng)  自動(dòng)  溫度  擴(kuò)散  轉(zhuǎn)換器  

          基于單片機(jī)、EDA技術(shù)的波形發(fā)生器的設(shè)計(jì)

          FPGA的可重構(gòu)測(cè)控系統(tǒng)應(yīng)用設(shè)計(jì)的研究

          • 1可重構(gòu)測(cè)控系統(tǒng)的提出測(cè)控系統(tǒng)一般是指基于計(jì)算機(jī)實(shí)現(xiàn)數(shù)據(jù)采集和控制的系統(tǒng)。測(cè)控系統(tǒng)在工業(yè)現(xiàn)場(chǎng)控制、家...
          • 關(guān)鍵字: FPGA  測(cè)控系統(tǒng)  應(yīng)用設(shè)計(jì)  

          千兆位無(wú)源光網(wǎng)絡(luò)(07-100)

          •   在2005年,F(xiàn)SAN(全業(yè)務(wù)接入網(wǎng))組商定了千兆位無(wú)源光網(wǎng)絡(luò)(GPON)規(guī)范(見(jiàn)圖1)。此規(guī)范建立了語(yǔ)音、數(shù)據(jù)和視頻具有成本效益的遞交過(guò)程,這包括遞交到終端用戶(hù)的服務(wù)質(zhì)量?!甪irst mile’接入技術(shù)采用光纖連接(光纖到用戶(hù)系統(tǒng)連接)可增加寬帶內(nèi)容選擇。GPON很可能超過(guò)以太網(wǎng)無(wú)源光網(wǎng)絡(luò)成為未來(lái)光網(wǎng)絡(luò)的選擇。
          • 關(guān)鍵字: FSAN  GPON  FPGA  

          因特網(wǎng)視頻的解決方案(07-100)

          •   VoIP為用戶(hù)提供了一個(gè)平臺(tái),使用局域網(wǎng)IP協(xié)議在源和目的地之間傳送MPEG-2數(shù)據(jù)流,本設(shè)計(jì)使用UDP協(xié)議,這是一種無(wú)連接的協(xié)議,其優(yōu)點(diǎn)是它傳送的數(shù)據(jù)包與所使用的網(wǎng)絡(luò)技術(shù)無(wú)關(guān)。VoIP的用戶(hù)可以是學(xué)校、廣播站、網(wǎng)絡(luò)運(yùn)行商、或網(wǎng)絡(luò)設(shè)備制造商。
          • 關(guān)鍵字: Xilinx  VOIP  ASI  GSRD  

          SERDES的FPGA實(shí)現(xiàn)(07-100)

          •   芯片功能的增加和數(shù)據(jù)吞吐量的要求,促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接,轉(zhuǎn)向較高速度的串行連接。SERDES(Serializer-Dese rializer,)是經(jīng)高速差分對(duì),而不是經(jīng)較低速度的并行總線傳輸串行化的數(shù)據(jù)。一個(gè)實(shí)例是用單個(gè)PCI-Express通道,替代傳統(tǒng)的32位、64MHz PCI總線(可達(dá)到2.112Gb/s),僅用4條線(運(yùn)行在2.5GHz),可達(dá)到4Gb/s總數(shù)據(jù)率。簡(jiǎn)言之,SERDES協(xié)議允許用較少的引腳數(shù)傳輸較高的數(shù)據(jù)率。
          • 關(guān)鍵字: SERDES  FPGA  

          適合無(wú)線應(yīng)用的FPGA(07-100)

          •   大量出現(xiàn)的無(wú)線應(yīng)用具有嚴(yán)格的功耗設(shè)計(jì)要求和低價(jià)格。除功耗和低價(jià)設(shè)計(jì)任務(wù)外,還有高數(shù)據(jù)率要求和符合行業(yè)標(biāo)準(zhǔn)。系統(tǒng)設(shè)計(jì)師也需要保證最后產(chǎn)品的高性能和靈活性。
          • 關(guān)鍵字: IF  FPGA  OFDMA  WiMAX  

          無(wú)線基站中的FPGA和DSP組合(07-100)

          •   FPGA和DSP之間的“智能配分”可使無(wú)線系統(tǒng)設(shè)計(jì)師獲得最佳性能組合和成本——效能。應(yīng)用DSP和FPGA組合可使成本降低。對(duì)于無(wú)線基站,組合有DSP可編程邏輯的系統(tǒng)配分,可促使更大的產(chǎn)品設(shè)計(jì)和市場(chǎng)成功率。
          • 關(guān)鍵字: FPGA  DSP  

          基于模糊控制的遲早門(mén)同步器及其FPGA實(shí)現(xiàn)

          • 在數(shù)字通信系統(tǒng)中,必須以符號(hào)速率對(duì)解調(diào)器的輸出進(jìn)行周期性地采樣.為此,接收器需要一個(gè)采樣時(shí)鐘信號(hào),這個(gè)時(shí)鐘信號(hào)的頻率和符號(hào)速率相等,相位則必須保證采樣時(shí)刻是最佳的.在接收器中獲得這個(gè)采樣時(shí)鐘的過(guò)程被稱(chēng)為符號(hào)
          • 關(guān)鍵字: FPGA  模糊控制  同步器    

          如何發(fā)現(xiàn)并解決FPGA設(shè)計(jì)中的時(shí)序問(wèn)題

          • 耗費(fèi)數(shù)月精力做出的設(shè)計(jì)卻無(wú)法滿(mǎn)足時(shí)序要求,這確實(shí)非常令人傷心。然而,試圖正確地對(duì)設(shè)計(jì)進(jìn)行約束以保證滿(mǎn)足時(shí)序要求的過(guò)程幾乎同樣令人費(fèi)神。找到并確定時(shí)序約束本身通常也是非常令人頭痛的問(wèn)題。時(shí)序問(wèn)題的惱人之
          • 關(guān)鍵字: FPGA  發(fā)現(xiàn)  時(shí)序    

          PCB版圖設(shè)計(jì)DD基于高速FPGA的PCB設(shè)計(jì)技術(shù)

          • 如果高速PCB設(shè)計(jì)能夠像連接原理圖節(jié)點(diǎn)那樣簡(jiǎn)單,以及像在計(jì)算機(jī)顯示器上所看到的那樣優(yōu)美的話,那將是一件多么美好的事情。然而,除非設(shè)計(jì)師初入PCB設(shè)計(jì),或者是極度的幸運(yùn),實(shí)際的PCB設(shè)計(jì)通常不像他們所從事的電路設(shè)
          • 關(guān)鍵字: PCB  FPGA  版圖設(shè)計(jì)  設(shè)計(jì)技術(shù)    
          共6774條 383/452 |‹ « 381 382 383 384 385 386 387 388 389 390 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿(mǎn)足各類(lèi)高端應(yīng)用,如Virtex系列,用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();