<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問(wèn)答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> xilinx fpga

          擴(kuò)頻通信系統(tǒng)的FPGA實(shí)現(xiàn)

          •   擴(kuò)頻通信自上世紀(jì)50年代中期被美國(guó)軍方開(kāi)始研究以來(lái),一直為軍事通信所獨(dú)占,廣泛應(yīng)用于軍事通信、電子對(duì)抗以及導(dǎo)航、測(cè)量等各個(gè)領(lǐng)域。進(jìn)入上世紀(jì)90年代以后,擴(kuò)頻通信又開(kāi)始向各種民用通信領(lǐng)域發(fā)展,典型的如CDMA和GPS等。應(yīng)用最廣的是直接序列擴(kuò)頻方式(DSSS)。它是將待傳送的信息數(shù)據(jù)被偽隨機(jī)碼調(diào)制,實(shí)現(xiàn)頻譜擴(kuò)展后再傳輸,接收端則采用相同的編碼進(jìn)行解調(diào)及相關(guān)處理,恢復(fù)原始信息數(shù)據(jù)。   本文采用VHDL語(yǔ)言、Altera公司的集成開(kāi)發(fā)環(huán)境QuartusII 6.0和Cyclone系列芯片EPlC3T14
          • 關(guān)鍵字: 通訊  無(wú)線(xiàn)  網(wǎng)絡(luò)  FPGA  無(wú)線(xiàn)  通信  

          快速實(shí)現(xiàn)基于FPGA的脈動(dòng)FIR濾波器

          • 引言   目前,用FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)實(shí)現(xiàn)FIR(有限沖擊響應(yīng))濾波器的方法大多利用FPGA中LUT(查找表)的特點(diǎn)采用DA(分布式算法)或CSD碼等方法,將乘加運(yùn)算操作轉(zhuǎn)化為位與、加減和移位操作。這些結(jié)構(gòu)需要占用器件較多的LE(邏輯元件)資源,設(shè)計(jì)周期長(zhǎng),工作頻率低,實(shí)時(shí)性差。本文提出一種基于Stratix系列FPGA器件的新的實(shí)時(shí)高速脈動(dòng)FIR濾波器的快速實(shí)現(xiàn)方法。利 用FGPA集成的DSP(數(shù)字信號(hào)處理器)乘加模塊定制卷積運(yùn)算單元,利用VHDL(甚高速集成電路硬件描述語(yǔ)言)元件例化語(yǔ)句快
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  脈動(dòng)FIR濾波器  嵌入式  

          采用FPGA的圖像采集卡的設(shè)計(jì)

          •   現(xiàn)代化生產(chǎn)和科學(xué)研究對(duì)視頻圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡(jiǎn)單、采用分立元件、電路非常復(fù)雜;而且可靠性差、不易調(diào)試、不能很好地滿(mǎn)足特殊要求。FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)是專(zhuān)用集成電路中集成度最高的一種,用戶(hù)可對(duì)FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置,以實(shí)現(xiàn)用戶(hù)所需邏輯功能。用戶(hù)對(duì)FPGA的編程數(shù)據(jù)放入芯片,通過(guò)上電加載到FPGA中,對(duì)其進(jìn)行初始化;也可在線(xiàn)對(duì)其編程,實(shí)現(xiàn)系統(tǒng)在線(xiàn)重構(gòu)?;贔PGA技術(shù)的圖像采集主要是通過(guò)集成的FPGA開(kāi)發(fā)板,使用軟件編程把圖像的采集控制程
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  圖像采集卡  嵌入式  

          利用Virtex-5 FPGA降低功耗

          • 在本文中,我將分析功耗降低所帶來(lái)的好處。還將介紹 Virtex-5 器件中所使用的多種技術(shù)和結(jié)構(gòu)上的革新,它們能提供功耗最低的解決方案,并且不會(huì)在性能上有任何折扣。

          • 關(guān)鍵字: Virtex  FPGA  低功耗    

          基于FPGA的OQPSK解調(diào)器的設(shè)計(jì)與實(shí)現(xiàn)

          • 根據(jù)軟件無(wú)線(xiàn)電的思想,以FPGA器件為核心實(shí)現(xiàn)了OQPSK的解調(diào),大部分功能由FPGA內(nèi)部資源來(lái)實(shí)現(xiàn)。
          • 關(guān)鍵字: OQPSK  FPGA  解調(diào)器    

          基于FPGA的多種分頻設(shè)計(jì)與實(shí)現(xiàn)

          • 引言   分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來(lái)進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì),但是,對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì),通過(guò)自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源,再者,這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。 1 整數(shù)分頻器的設(shè)計(jì) 1.1 偶數(shù)倍分頻   偶數(shù)分頻器的實(shí)現(xiàn)非常簡(jiǎn)單,通過(guò)計(jì)數(shù)器計(jì)數(shù)就完全可以實(shí)現(xiàn)。如進(jìn)行N倍偶數(shù)分頻,就可以通過(guò)由待
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  嵌入式  

          基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng)的設(shè)計(jì)

          • 本文介紹了一種實(shí)用的基于FPGA的以太網(wǎng)視頻廣播接收系統(tǒng),由于采用了FPGA技術(shù),使得系統(tǒng)結(jié)構(gòu)簡(jiǎn)單,可靠性高。
          • 關(guān)鍵字: FPGA  以太網(wǎng)  視頻廣播  接收系統(tǒng)    

          Xilinx推出SPARTAN-3AN入門(mén)套件

          •     Xilinx, Inc. 宣布低成本Spartan™-3AN入門(mén)套件開(kāi)始提供。該套件是寬帶接入、數(shù)字顯示屏、機(jī)頂盒、數(shù)據(jù)采集和低功耗移動(dòng)以及手持設(shè)備等需要更高系統(tǒng)集成度或安全性能的大批量非易失應(yīng)用原型設(shè)計(jì)的選擇。   保證開(kāi)箱即用(Out-of-the-box)   該入門(mén)套件配備了必要的硬件、軟件工具、評(píng)估板、電源、參考設(shè)計(jì)和其它附件,因此用戶(hù)可在數(shù)分鐘內(nèi)上手,真正保證了開(kāi)箱即用的功能。SPARTAN-3AN器件采用了DeviceDN
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  Xilinx  SPARTAN-3AN  嵌入式  

          基于FPGA系統(tǒng)易測(cè)試性的研究

          • 引 言   現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求,而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛,因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲,這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個(gè)流程。另一方面,當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線(xiàn),除了提供高速并行總線(xiàn)接口外,正迅速向高速串行接口的方向發(fā)展,F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps,高速I(mǎi)/O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專(zhuān)注于FPG
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  測(cè)試  測(cè)量  FPGA  測(cè)試測(cè)量  

          如何采用FPGA協(xié)處理器實(shí)現(xiàn)算法加速

          • 本文主要研究了代碼加速和代碼轉(zhuǎn)換到硬件協(xié)處理器的方法。
          • 關(guān)鍵字: FPGA  協(xié)處理器  算法    

          基于FPGA的UARTl6550的設(shè)計(jì)

          • 1 引 言   UART(Universal Asynchronous Receiver/Transmitter,通用異步收發(fā)器)是用于控制CPU與串行設(shè)備通信的芯片,將由CPU傳送過(guò)來(lái)的并行數(shù)據(jù)轉(zhuǎn)換為輸出的串行數(shù)據(jù)流。將系統(tǒng)外部來(lái)的串行數(shù)據(jù)轉(zhuǎn)換為字節(jié),供系統(tǒng)內(nèi)部使用并行數(shù)據(jù)的器件使用。他可以在輸出的串行數(shù)據(jù)流中加人奇偶校驗(yàn)位和啟停標(biāo)記,并對(duì)從外部接收的數(shù)據(jù)流進(jìn)行奇偶校驗(yàn)以及刪除啟停標(biāo)記。常見(jiàn)UART主要有INS8250,PC16450和PCI6550,其中16550發(fā)送和接收都帶有16 B的FIFO
          • 關(guān)鍵字: 嵌入式系統(tǒng)  單片機(jī)  FPGA  UARTl6550  嵌入式  

          基于FPGA的可擴(kuò)展高速FFT處理器的設(shè)計(jì)與實(shí)現(xiàn)

          • 本文提出了基于FPGA實(shí)現(xiàn)傅里葉變換點(diǎn)數(shù)可靈活擴(kuò)展的流水線(xiàn)FFT處理器的結(jié)構(gòu)設(shè)計(jì)以及各功能模塊的算法實(shí)現(xiàn)
          • 關(guān)鍵字: FPGA  FFT  處理器    

          Xilinx推開(kāi)放源碼硬件社區(qū)

          • 2007年6月21日,由中國(guó)電子學(xué)會(huì)主辦、賽靈思公司承辦的首屆“Xilinx杯中國(guó)高校開(kāi)放源碼硬件創(chuàng)新大賽”日前在包括如清華大學(xué)和復(fù)旦大學(xué)在內(nèi)的全國(guó)高校隆重拉開(kāi)帷幕。此次大賽在國(guó)內(nèi)首次提出了“創(chuàng)建開(kāi)放源碼硬件社區(qū)”的口號(hào),并為此推出了獨(dú)立的開(kāi)放源碼社區(qū)www.openhard.org作為此次大賽的活動(dòng)平臺(tái),以推動(dòng)基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的開(kāi)放源碼創(chuàng)新應(yīng)用,營(yíng)造“交流、奉獻(xiàn)與分享”的開(kāi)放社區(qū)精神,促進(jìn)中國(guó)自主知識(shí)產(chǎn)權(quán)IP及芯片的發(fā)展。   本次創(chuàng)新大賽主要面向全國(guó)高校的在讀研究生、博士生及大三、大四
          • 關(guān)鍵字: Xilinx  單片機(jī)  嵌入式系統(tǒng)  源碼硬件社區(qū)  

          FPGA的DSP性能揭秘

          • “今天,F(xiàn)PGA越來(lái)越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢(shì)在未來(lái)幾年會(huì)更加明顯。”美國(guó)調(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測(cè)。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域,近一、兩年,隨著3G通信、視頻成像等領(lǐng)域的發(fā)展,F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。為什么會(huì)用FPGA做DSP?Xilinx中國(guó)區(qū)運(yùn)營(yíng)總經(jīng)理吳曉東從DSP的概念上進(jìn)行了分析:DSP表示數(shù)字信號(hào)處理器,也可以表示為數(shù)字信號(hào)處理—并不代表某一種芯片。實(shí)際上,數(shù)字信號(hào)處理
          • 關(guān)鍵字: 0706_A  DSP  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_專(zhuān)題  

          FPGA for DSP的精彩問(wèn)答

          • 問(wèn):現(xiàn)在DSP跟微處理器結(jié)合的情況比較多,實(shí)現(xiàn)DSP功能的FPGA是否也要和微處理器合作?答:現(xiàn)在90%以上的FPGA都運(yùn)用在處理器上,這也正是FPGA這方面的優(yōu)勢(shì)。你可以用FPGA的邏輯搭建一個(gè)軟處理器,也可以選用具有內(nèi)嵌硬處理器的產(chǎn)品。因此,可以很容易在FPGA上實(shí)現(xiàn)微處理器的性能。 問(wèn):FPGA已經(jīng)能夠?qū)崿F(xiàn)DSP,為何還要專(zhuān)門(mén)開(kāi)發(fā)為DSP應(yīng)用的FGPA?答:首先,所有的FPGA都有乘法器,如果你可以拿這些乘法器做數(shù)字信號(hào)處理,但是不是最優(yōu)化的。例如,如果你選擇Xilinx Spartan的產(chǎn)品,你
          • 關(guān)鍵字: 0706_A  DSP  FPGA  單片機(jī)  嵌入式系統(tǒng)  雜志_專(zhuān)題  
          共6774條 428/452 |‹ « 426 427 428 429 430 431 432 433 434 435 » ›|

          xilinx fpga介紹

            Xilinx FPGA   Xilinx FPGA主要分為兩大類(lèi),一種側(cè)重低成本應(yīng)用,容量中等,性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求,如Spartan系列;還有一種側(cè)重于高性能應(yīng)用,容量大,性能能滿(mǎn)足各類(lèi)高端應(yīng)用,如Virtex系列,用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。 在性能可以滿(mǎn)足的情況下,優(yōu)先選擇低成本器件。   Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]

          熱門(mén)主題

          樹(shù)莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();