<meter id="pryje"><nav id="pryje"><delect id="pryje"></delect></nav></meter>
          <label id="pryje"></label>

          首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
          EEPW首頁 >> 主題列表 >> 差分板

          基于FPGA的LVDS高速差分板間接口應用

          • 隨著ADC器件速率的提高以及FPGA、DSP器件運算速度的提升,高速AD和信號處理系統(tǒng)之間需要進行高速、穩(wěn)定的數(shù)據(jù)傳輸,原來廣泛應用CPCI以及FDPD高速總線的帶寬已經(jīng)無法滿足寬帶接收機的數(shù)據(jù)傳輸速率要求,成為影響接收機性能的新瓶頸。針對這一情況,提出了一種基于LVDS差分接口的DDR傳輸接口,解決了這一瓶頸,并且在實際硬件平臺上進行了FPGA實現(xiàn),達到了18.4 Gbit/s的接口速率。
          • 關鍵字: FPGA  LVDS  差分板  接口應用    
          共1條 1/1 1

          差分板介紹

          您好,目前還沒有人創(chuàng)建詞條差分板!
          歡迎您創(chuàng)建該詞條,闡述對差分板的理解,并與今后在此搜索差分板的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
          備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
          看屁屁www成人影院,亚洲人妻成人图片,亚洲精品成人午夜在线,日韩在线 欧美成人 (function(){ var bp = document.createElement('script'); var curProtocol = window.location.protocol.split(':')[0]; if (curProtocol === 'https') { bp.src = 'https://zz.bdstatic.com/linksubmit/push.js'; } else { bp.src = 'http://push.zhanzhang.baidu.com/push.js'; } var s = document.getElementsByTagName("script")[0]; s.parentNode.insertBefore(bp, s); })();