- 摘要：介紹了符合CCSDS標準的RS(255，223)碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結構實現，減小了譯碼器的時延
- 關鍵字：
RS碼 FPGA 譯碼器 有限域 改進的BM算法
有限域介紹
有限域 集合F={a，b，…}，對F的元素定義了兩種運算：“+”和“*”，并滿足以下3個條件，
?F1：F的元素關于運算“+”構成交換群，設其單位元素為0。
?F2：F\{0}的元素關于運算“*”構成交換群。即F中元素排除元素0后，關于*法構成交換群。
?F3：分配率成立，即對于任意元素
a，b，c∈F，
恒有
a*(b+c)=(b+c)*a=a*b+a*c
[
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
