相位累加器 文章 進入相位累加器技術(shù)社區(qū)
基于Verilog的多路相干DDS信號源設(shè)計
- 摘要：傳統(tǒng)的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現(xiàn)。該技術(shù)實現(xiàn)復(fù)雜，且在要求各路同步相干可控時難以實現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上，給出了用Verilog_HDL語言實現(xiàn)相干多路DDS的工作原理、設(shè)
- 關(guān)鍵字： DDS 現(xiàn)場可編程門陣列(FPGA) 相位累加器 Verilog_HDL
任意波發(fā)生器的研究與設(shè)計
- 摘要：在任意波形發(fā)生器設(shè)計中，DDS技術(shù)具有成本低、功耗小、分辨率高和切換時間快等優(yōu)點，但波形形狀任意可編輯性較差；軟件無線電技術(shù)可產(chǎn)生任意復(fù)雜波形，但切換時間慢。采用DDS和軟件無線電相結(jié)合的技術(shù)，正弦波
- 關(guān)鍵字： 任意波形發(fā)生器 直接數(shù)字頻率合成 軟件無線電 頻率控制字 相位累加器
實現(xiàn)直接數(shù)字頻率合成器的三種技術(shù)方案
- 摘 要：討論了DDS的工作原理及性能特點，介紹了目前實現(xiàn)DDS常用的三種技術(shù)方案，并對各方案的特點作了簡單的說明。 關(guān)鍵詞：直接數(shù)字頻率合成器 相位累加器 信號源 現(xiàn)場可編程門陣列 1971年，美國學(xué)者J.Tierney等人撰寫的"A Digital Frequency Synthesizer"一文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成原理。限于當(dāng)時的技術(shù)和器件水平，它的性能指
- 關(guān)鍵字： 現(xiàn)場可編程門陣列 相位累加器 信號源 直接數(shù)字頻率合成器
| 共6條 1/1 1 |
相位累加器介紹
您好，目前還沒有人創(chuàng)建詞條相位累加器!
歡迎您創(chuàng)建該詞條，闡述對相位累加器的理解，并與今后在此搜索相位累加器的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對相位累加器的理解，并與今后在此搜索相位累加器的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473