VHDL-AMS
即IEEE 1076.1標準。 VHDL-AMS是VHDL的一個分支,它支持模擬、數(shù)字、數(shù)?;旌想娐废到y(tǒng)的建模與仿真。 http://www.eda.org/vhdl-ams/ Verilog-AM...... [查看詳細]