東芝20nm級(jí)體硅CMOS工藝獲突破

　　東芝公司今天在美國馬里蘭州巴爾的摩市舉行的IEDM半導(dǎo)體技術(shù)會(huì)議上宣布，其20nm級(jí)CMOS工藝技術(shù)獲得了重大突破，開啟了使用體硅CMOS工藝制造下一代超大規(guī)模集成電路設(shè)備的大門，成為業(yè)界首個(gè)能夠投入實(shí)際生產(chǎn)的20nm級(jí)CMOS工藝。東芝表示，他們通過對晶體管溝道的摻雜材料進(jìn)行改善，實(shí)現(xiàn)了這次突破。

　　在傳統(tǒng)工藝中，由于電子活動(dòng)性降低，通常認(rèn)為體硅(Bulk)CMOS在20nm級(jí)制程下已經(jīng)很難實(shí)現(xiàn)。但東芝在溝道構(gòu)造中使用了三層材料，解決了這一問題，成功實(shí)現(xiàn)了20nm級(jí)的體硅CMOS。這三層材料中，最頂層為外延硅，中間硅層摻雜碳，底層則摻雜硼(nMOS)或砷(pMOS)。

　　東芝宣稱，這種新工藝在性能上比傳統(tǒng)溝道結(jié)構(gòu)提升了15%到18%，并且通過簡單的工藝改進(jìn)即可實(shí)現(xiàn)，不需要使用成本更高的SOI工藝或3D柵極結(jié)構(gòu)。